DS3170DK：DS3/E3单芯片收发器设计套件的全面解析

一、引言

在通信设备的研发过程中，高效且稳定的单芯片收发器设计套件至关重要。DS3170DK作为一款专门为DS3170 DS3/E3单芯片收发器打造的设计套件，为工程师们提供了一个便捷且功能强大的开发平台。本文将对DS3170DK进行详细介绍，包括其基本信息、硬件与软件配置等方面，帮助工程师更好地了解和使用该套件。

文件下载：DS3170DK.pdf

二、DS3170DK概述

2.1 基本描述

DS3170DK是一个完全集成的设计套件，用于评估DS3170 DS3/E3单芯片收发器（SCT）的所有操作模式。该套件包含了评估所需的所有必要电路，并且板载了一个微处理器，可运行实时代码以进一步评估器件。

2.2 套件内容

• DS3170DK板：核心硬件部分，集成了各种电路和元件。
• 软件及文件：可从官网下载ChipView软件、DS3170DK.DEF定义文件和DS3170DK数据手册。

2.3 订购信息

PART	DESCRIPTION
DS3170DK	Design Kit for the DS3170 DS3/E3 Single-Chip Transceiver

三、DS3170DK特性

3.1 加速新设计

通过消除首次原型设计，加快了新设计的开发速度，让工程师能够更快速地验证和实现新的设计方案。

3.2 展示关键功能

能够演示DS3170 DS3/E3单芯片收发器的关键功能，帮助工程师深入了解该芯片的性能和特点。

3.3 丰富的组件

套件中包含DS3170单芯片收发器、变压器、75Ω BNC和终端无源元件，为设计提供了完整的解决方案。

3.4 良好的兼容性

可与任何带有RS - 232串行接口的PC进行接口连接，方便进行数据传输和调试。

3.5 可视化操作

基于Windows的高级软件提供了对所有寄存器的可视化访问，使工程师能够直观地进行配置和监控。

3.6 软件控制配置

软件控制的（寄存器）映射配置开关便于实现实时时钟和信号路由，提高了设计的灵活性。

3.7 精确测试点

所有时钟和信号都设有精确的测试点，方便工程师进行测试和调试。

3.8 稳定时钟生成

板载DS3和E3晶体振荡器，可实现稳定的时钟生成，确保系统的稳定性。

3.9 清晰标识

易于阅读的丝印标签标识了所有连接器、跳线和LED相关的信号，方便工程师进行操作和识别。

四、组件列表

DS3170DK包含了众多的电子元件，以下是部分关键元件的列表：	DESIGNATION	QTY	DESCRIPTION	SUPPLIER	PART NUMBER
C1 - C76	不同数量	各种电容，包括陶瓷电容、钽电容等	不同供应商	不同型号
D1 - D2	2	1A 50V通用硅二极管	General Semiconductor	1N4001
DS1 - DS19	不同数量	绿色和红色LED	Panasonic	LN1351C、LN1251C
J1 - J9	不同数量	各种连接器，如香蕉插头插座、DB9直角连接器等	不同供应商	不同型号
JP1 - JP8	不同数量	各种跳线和连接器	Samtec	不同型号
L1	1	1.0µH 20% 2引脚表面贴装电感器	Coiltronics	UP1B - 1R0
U1 - U24	不同数量	各种集成电路，如微控制器、FPGA、SRAM等	不同供应商	不同型号
X1	1	8.0MHz低剖面晶体	Dove Electronic	EC1 - 8.000M
Y1 - Y3	3	不同频率的晶体振荡器	SaRonix	不同型号

五、硬件配置

5.1 快速启动（硬件设置）

• 电源设置：对于单电源操作，短接跳线JP1 - JP3，将DS3170的VDD连接到板载VCC。
• 模式选择：确保选择“PROGRAM FLASH MICRO”（SW6），且DS3不应点亮。

• 参考时钟连接：根据应用需求，通过短接J6上的REFCLK信号到相应的信号输入来配置参考时钟，具体配置如下表所示：	REFERENCE CLOCK	DESCRIPTION
  GND	短接J6.1和J6.2引脚，打开J6上的其他所有引脚。
  BNC Input	短接J6.3和J6.4引脚，打开J6上的其他所有引脚。
  STS1 OSC	短接J6.5和J6.6引脚，打开J6上的其他所有引脚。
  E3 OSC	短接J6.7和J6.8引脚，打开J6上的其他所有引脚。
  T3 OSC	短接J6.9和J6.10引脚，打开J6上的其他所有引脚。

• 串口连接：将DS3170DK的J2通过串口电缆连接到PC。
• 电源供应：向标记为GND和VCC_3.3V的香蕉插头插座提供3.3V电源。

5.2 JTAG配置

JTAG链由J4、JP4和JP5控制，根据不同的功能需求，如对内部微控制器闪存进行编程或执行边界扫描操作，可以对这三个连接器进行配置。一般情况下，设置完整的JTAG链的步骤如下：

• 连接JTDI到JP4.1
• 连接JTDO到JP4.3
• 连接JTMS到JP4.10
• 连接JCLK到JP4.5
• 连接J4.1到J4.2
• 连接J4.3到J4.4
• 连接JP5.1到JP5.2

5.3 地址/数据总线连接器

DS3170DK有一个连接器（J3）用于监控设计套件的所有本地总线活动。所有信号可以用高阻抗探头捕获，并在示波器或逻辑分析仪上显示。需要注意的是，如果FPGA_ENABLE（SW3.3）为逻辑0，板载微控制器将不再向本地总线驱动任何数据，此时用户可以将DS3170的本地总线连接到另一个系统而无需对硬件进行任何修改。具体的引脚信息如下表所示：	PIN NUM	NAME	PIN DESCRIPTION	PIN NUM	NAME	PIN DESCRIPTION
1	A0	Local Address Bit 0	2	D0	Local Data Bit 0
3	A1	Local Address Bit 1	4	D1	Local Data Bit 1
...	...	...	...	...	...

5.4 高阻抗和补偿测试点

该板上所有时钟和数据线的测试点都具有独特的设计，每个测试点都有一个相对高阻抗的引脚和一个补偿引脚。补偿引脚是一个（20:1）分压器的一部分，当与示波器的标准50Ω负载一起使用时，可以提供非常干净的信号。在进行关键的时序和转换速率测量时，补偿测试点非常有用。

5.5 通用输入/输出（GPIO）

DS3170 SCT有一个8位端口，可以配置为通用I/O、特定警报、TEMI输入或PMU输入。每个GPIO引脚有两种输入类型和一个LED，方便识别引脚状态。

• 8位开关（SW4）：每个引脚对应GPIO中的一位。当开关处于“On”位置时，开关引脚接地，为端口提供逻辑0；当开关处于“Off”位置时，开关引脚浮空至VDD，为端口提供逻辑1。
• 10引脚头（J7）：可以作为GPIO端口的监控引脚或输入激励。需要注意的是，如果计划将某个位驱动为非GND值，SW4中的相应GPIO位必须处于“Off”位置。

5.6 TEMI和PMU输入

GPIO Bit 6和GPIO Bit 8可以分别配置为TEMI和PMU输入。可以使用按钮（SW5）和3位置跳线（JP6）为这些输入提供无毛刺的输入。使用时，必须将SW4中相应的开关置于“Off”位置。具体配置如下表所示：	SIGNAL NAME	SETUP PROCEDURE
TEMI	Set SW4.6 to the “Off” position，Short (Jumper) JP6.3 and JP2
PMU	Set SW4.8 to the “Off” position，Short (Jumper) JP6.1 and JP2

5.7 用户输入开关（SW3）

SW3是一个8引脚DIP开关，用于控制板载微控制器和两个板载FPGA的功能，并为用户程序提供一些通用输入。具体功能如下表所示：	PIN	NAME	FUNCTION
1	FPGA INPUT 1	通用输入引脚，可用于用户程序，当FPGA ENABLE为逻辑0时无效。
2	FPGA INPUT 2	通用输入引脚，可用于用户程序，当FPGA ENABLE为逻辑0时无效。
3	FPGA ENABLE	控制通用FPGA（U3）的使能，为逻辑1时FPGA启用，为逻辑0时FPGA禁用。
4	DATA BUS SELECT	选择DS3170和端口FPGA使用的总线宽度，当FPGA ENABLE为逻辑0时无效。
5	BOOT SEL	控制板载微控制器的固件加载源，为逻辑1时从外部源加载，为逻辑0时从内部闪存加载。
6	KIT	未在Dallas Semiconductor提供的固件中实现，可用于用户程序。
7	USER INPUT 1	通用FPGA（U3）的输入/输出引脚，有LED跟踪信号值，当FPGA ENABLE为逻辑0时无效。
8	USER INPUT 2	通用FPGA（U3）的输入/输出引脚，有LED跟踪信号值，当FPGA ENABLE为逻辑0时无效。

六、软件配置

6.1 快速启动（软件 - ChipView）

• 完成快速启动（硬件设置）步骤。
• 加载ChipView软件。
• 选择COM端口。
• 选择寄存器视图。
• 从程序菜单中启动名为ChipView.EXE的主机应用程序。如果使用默认安装选项，可点击Windows工具栏上的“开始”按钮，选择“程序” -> “ChipView” -> “ChipView”。
• 加载DS3170DK.DEF文件。
• 确保所有寄存器设置正确，以实现DS3170DK的所需功能。如有关于设备功能的问题，可参考DS3170数据手册。

6.2 内存映射

板载微控制器被配置为从0x81000000开始用户地址空间。所有设备寄存器可以使用基于主机的用户界面软件ChipView.EXE轻松修改。具体的相对地址映射如下表所示：	REF DES	DEVICE	OFFSET
U3	General - purpose FPGA	0x0000
U6	FPGA Tx/Rx clock, data switch/mux	0x1000
U7	DS3170 DS3/E3 single - chip transceiver	0x2000

6.3 寄存器配置

6.3.1 ID寄存器

• BID：板ID，偏移量为0x0000，只读，值为0xD。
• XBIDH：扩展板ID高半字节，偏移量为0x0002，只读，值为0x00。
• XBIDM：扩展板ID中间半字节，偏移量为0x0003，只读，值为0x07。
• XBIDL：扩展板ID低半字节，偏移量为0x0004，只读，值为0x00。
• BREV：板制造修订版，偏移量为0x0005，只读，显示当前制造修订版。
• AREV：板组装修订版，偏移量为0x0006，只读，显示当前组装修订版。
• PREV：PLD修订版，偏移量为0x0007，只读，显示当前PLD固件修订版。

6.3.2 控制寄存器

• CTRL1：控制寄存器1，偏移量为0x0008，各位功能如下：	Bit #	7	6	5	4	3	2	1	0
  Name	SPI_CPOL	SPI_CPHA	SPI_SWAP	SPI	HIZ	WIDTH	MOT	MUX
  Default	0	0	0	0	1	0	0	0

• CTRL2：控制寄存器2 - 线路IO，偏移量为0x0009，用于控制RNEG和RPOS信号的源。
• CTRL3：控制寄存器3 - 线路RCLK，偏移量为0x000A，用于控制RLCLK信号的源。
• CTRL4：控制寄存器4 - 开销接口，偏移量为0x000B，用于控制TOHEN和TOH信号的源。
• CTRL5：控制寄存器5 - 串行数据开销接口，偏移量为0x000C，用于控制TSER信号的源。
• CTRL6：控制寄存器6 - 串行数据开销接口，偏移量为0x000D，用于控制TSOFI和TCLKI信号的源。

七、总结

DS3170DK设计套件为DS3170 DS3/E3单芯片收发器的开发提供了一个全面且便捷的平台。通过丰富的硬件组件和灵活的软件配置，工程师可以快速进行新设计的验证和开发。在实际应用中，工程师可以根据具体需求对硬件和软件进行调整，以实现最佳的性能和功能。同时，对于DS3170DK的使用，建议工程师仔细阅读相关的数据手册和文档，以确保正确的配置和操作。你在使用DS3170DK的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。