HMC987LP5E低噪声1:9扇出缓冲器：高性能时钟分配解决方案

在电子设计领域，时钟分配是一个关键环节，它直接影响着系统的性能和稳定性。HMC987LP5E作为一款低噪声1:9扇出缓冲器，为工程师们提供了出色的时钟分配解决方案。今天，我们就来详细探讨一下这款产品的特点、性能以及应用场景。

文件下载：EKIT01-HMC987LP5E.pdf

一、典型应用场景

HMC987LP5E具有广泛的适用性，适用于多个领域的时钟分配需求：

• 通信领域：SONET、光纤通道、千兆以太网等通信系统的时钟分配。
• 数据转换：ADC/DAC的时钟分配，确保数据转换的准确性和稳定性。
• 高速信号处理：低偏斜和低抖动的时钟或数据扇出，满足高速信号处理的要求。
• 无线与有线通信：为无线和有线通信设备提供稳定的时钟信号。
• 电平转换：实现不同电平之间的转换，增强系统的兼容性。
• 高性能仪器：为高性能仪器提供精确的时钟信号，确保测量的准确性。
• 医疗成像：在医疗成像设备中，提供稳定的时钟信号，保证图像质量。
• 单端到差分转换：实现单端信号到差分信号的转换，提高信号的抗干扰能力。

二、产品特性

（一）超低噪声

HMC987LP5E具有超低的噪声底，在2 GHz时噪声底为 -166 dBc/Hz，对应8 GHz带宽内的抖动密度为0.6 asec/rtHz，或50 fs。这种超低噪声特性使得它在对噪声敏感的应用中表现出色，能够有效减少时钟信号的干扰，提高系统的性能。

（二）宽带工作频率

该缓冲器的工作频率范围为DC - 8 GHz，具有较宽的带宽，能够满足不同频率的时钟信号分配需求。无论是低频还是高频信号，都能稳定地进行扇出。

（三）灵活的输入接口

输入接口支持LVPECL、LVDS、CML、CMOS等多种信号格式，并且可以选择AC或DC耦合方式。同时，输入阻抗可通过寄存器进行选择，有50 Ω或150 Ω单端（100 Ω或300 Ω差分）可选，为工程师提供了极大的灵活性。

（四）多输出驱动

具备多达8个差分或16个单端LVPECL输出，以及一个可调功率的CML/RF输出。LVPECL输出在50 Ω负载下可提供800 mVpp的信号幅度，CML/RF输出的功率范围为 -9 到 3 dBm单端，能够满足不同负载和功率的需求。

（五）控制方式灵活

支持串行或并行控制，以及硬件芯片使能功能。通过SPI接口可以对输入偏置网络、输出功率控制和LVPECL输出进行灵活配置。此外，还具有电源关断功能，关断电流小于1 μA，有助于降低系统功耗。

（六）小型封装

采用32引脚5x5 mm SMT封装，尺寸仅为25 mm²，节省了电路板空间，适合在小型化设备中使用。

三、电气规格

（一）直流输入特性

• 电源电压：VDD范围为3.0 - 3.6 V，典型值为3.3 V。
• 输入共模电压：范围为1.35 - (VDD - 0.2) V。
• 输入摆幅：单端输入摆幅为0.2 - 2 Vpp。
• 输入电容：典型值为0.5 pF。
• 输入阻抗：单端可选50 Ω或150 Ω，差分可选100 Ω或300 Ω。
• 输入偏置电流：典型值为165 μA。

（二）LVPECL直流输出特性

• 输出高电平：范围为(VDD - 1.2) - (VDD - 0.8) V。
• 输出共模电压：范围为(VDD - 1.7) - (VDD - 1.3) V。
• 输出低电平：范围为(VDD - 2.1) - (VDD - 1.7) V。
• 单端输出电压：典型值为800 mVpp。

（三）交流性能

• 输入/输出频率：范围为DC - 8000 MHz。
• 3 dB带宽：典型值为4000 MHz。
• 输出上升/下降时间：20% - 80%典型值为65 ps。
• 典型通道偏斜：所有LVPECL输出相对于通道1的偏斜范围为0 - 3.1 ps。
• 小信号增益S21：在1000 MHz时为26 dB，在4000 MHz时为15 dB。
• 输入P1dB：在1000 MHz时为 -20 dBm，在4000 MHz时为 -10 dBm。
• 饱和功率：在1000 MHz时为2.5 dBm，在4000 MHz时为 -0.5 dBm。

（四）其他特性

• 谐波：Fo为2 dBm，2Fo为 -25 dBc，3Fo为 -8 dBc，4Fo为 -28 dBc，5Fo为 -12 dBc。
• 单边带相位噪声：在不同载波频率下，相位噪声表现良好，如在622.08 MHz、1750 MHz和4000 MHz载波频率下，单边带相位噪声均为 -147 dBc/Hz。
• 抖动密度：不同载波频率下的抖动密度不同，如在622.08 MHz时为1.8 asec/√Hz，在1750 MHz时为0.7 asec/√Hz，在4000 MHz时为0.5 asec/√Hz。
• 集成RMS抖动：在不同频率范围内，抖动值也有所不同，如在622.08 MHz载波频率下，100 Hz - 100 MHz范围内为17 fs rms。
• 输出回波损耗：在500 MHz - 4 GHz范围内，输出回波损耗范围为 -16 - -8 dB。
• 隔离度：芯片禁用时，输入到输出的隔离度为47 dB；不同频率下的隔离度也有所不同，如700 MHz时为60 dB，4000 MHz时为50 dB。
• RF输出缓冲器：3 dB带宽为5000 MHz，最大输出功率在2 GHz时为3 - 3.2 dBm，功率控制范围为 -9 - 3 dBm，相对于LVPECL输出的延迟为 -140 ps。
• 电源抑制：FM/相位推动为0.8 ps/V，AM抑制为7 dB。
• 电流消耗：芯片禁用时为1 μA，不同数量输出时的电流消耗不同，如1个输出时为60 mA，8个输出时为180 mA，8个输出加RF缓冲器时为198 - 234 mA。

四、工作原理

（一）并行端口控制

HMC987LP5E的各种输出可以通过并行引脚控制或SPI进行启用或禁用。在并行模式下（PMODE - SEL = 1），SPI输入引脚（SCLK、SKI、SEN）被重新解释为3位控制总线，根据不同的组合来启用LVPECL驱动器。例如，“000”启用OUT2，“001”启用OUT2 + OUT7等。在SPI控制下（PMODE - SEL = 0），可以通过Reg02h中的各个缓冲器使能位来更灵活地启用或禁用任意组合的缓冲器。

（二）输入级

输入级具有灵活性，可以单端或差分驱动，支持LVPECL、LVDS或CML信号。如果单端驱动，未驱动的输入应使用大的交流耦合电容接地。输入阻抗可通过Reg03h[3]选择，有50 Ω或150 Ω单端（100 Ω或300 Ω差分）可选。内部可以通过编程Reg03[1]=1生成2.0 V的直流偏置电平，也可以外部提供或通过内部的LVPECL终端网络生成。

（三）芯片使能

HMC987LP5E具有芯片使能功能（CEN），可以通过硬件引脚（引脚31）或SPI命令（Reg01）来关闭或激活LVPECL和RF输出。当CEN为逻辑0时，芯片进入掉电模式，但仍可以写入SPI命令，当CEN为逻辑1时，这些命令将被识别。默认模式下，Reg 01h[0]设置为1，启用输出；当Reg01[0]=0时，输出被禁用。

（四）LVPECL输出级

LVPECL输出驱动器在100 Ω差分负载下可产生高达1.6 Vppd的摆幅。LVPECL驱动器通过片外电阻进行终端，为发射极跟随器输出级提供直流电流。输出级有一个开关，当不使用时可以将输出驱动器与负载断开，开关串联电阻在驱动50 Ω传输线时可以显著改善输出匹配。未使用的LVPECL输出可以悬空、终端或接地。

（五）RF输出级

RF输出缓冲器是一个50 Ω阻抗（单端）的CML输出级，功率可调。在并行模式下（PMODE_SEL引脚 = 1），处于最大增益（+3 dBm单端），而在SPI控制下，增益可以以约3 dB的步长降低至 -9 dBm单端。

（六）串行端口接口（SPI）控制

HMC987LP5E可以通过SPI或并行端口控制。SPI控制提供了更多的灵活性，外部引脚PMODE - SEL = 1配置为并行端口操作，PMODE - SEL = 0启用SPI控制。SPI控制可用于重新配置输入偏置网络、调整RF/CML缓冲器的输出功率以及单独启用任意LVPECL输出。

（七）SPI读写操作

• 写操作：主机在SCLK的前9个下降沿将9位数据（d8:d0）放置在SDI上，从机在SCLK的前9个上升沿将数据移入。然后主机在接下来的4个下降沿放置4位寄存器地址（r3:r0），从机在相应的上升沿移入。接着主机在接下来的3个下降沿放置3位芯片地址（a2:a0），从机在相应的上升沿移入。最后主机在SCLK的第16个上升沿后断言SEN，从机在SEN的上升沿注册SDI数据。
• 读操作：为确保正确的读操作，建议在串行数据输出线上连接一个下拉电阻（~1 - 2 kΩ）到地。如果要从特定地址读取数据，需要在第一个SPI周期将所需地址写入Reg00h，然后在第二个SPI周期从SDO获取所需数据。

五、封装与评估

（一）封装信息

HMC987LP5E采用32引脚5x5 mm SMT封装，封装体材料为低应力注塑塑料，铅和接地焊盘材料为铜合金，铅和接地焊盘镀层为100%哑光锡。该封装具有MSL1评级，最大峰值回流温度为260°C。

（二）评估PCB

应用中使用的电路板应采用RF电路设计技术，信号线阻抗应为50 Ω，封装的接地引脚和暴露焊盘应直接连接到接地平面。评估电路板可向Hittite公司索取，同时还提供评估套件，包含评估PCB、USB接口板、6’ USB A公头到USB B母头电缆和CD ROM（包含用户手册、评估PCB原理图、评估软件等）。

六、总结

HMC987LP5E低噪声1:9扇出缓冲器凭借其超低噪声、宽带工作频率、灵活的输入输出接口和控制方式等特点，为电子工程师在时钟分配领域提供了一个高性能的解决方案。无论是在通信、数据转换还是其他对时钟信号要求较高的应用中，都能发挥出色的性能。希望通过本文的介绍，能让大家对HMC987LP5E有更深入的了解，在实际设计中更好地应用这款产品。

你在使用HMC987LP5E或其他类似产品时，遇到过哪些挑战？又是如何解决的呢？欢迎在评论区分享你的经验和见解。