芯行纪AmazeDRCLite工具解决先进制程DRC收敛难题

芯行纪完全自主研发的快速DRC&DFM收敛工具AmazeDRCLite，是目前国内唯一一款适配国产先进工艺并已商用落地的DRC修复EDA软件。其采取“检查‑修复‑验证”闭环设计方案，面向国内先进工艺节点，在布局布线阶段实现极速设计规则检查收敛，可在极短时间内高效修复海量规则违例。

图1：AmazeDRCLite收敛前后对比

先进工艺制程下，芯片布局布线过程的DRC收敛普遍面临三大核心瓶颈，成为制约流片进度、抬升研发成本的关键因素：

1、违例数量激增：先进工艺项目动辄产生数百万条DRC违例，纯人工修复不具备可行性;

2、工具一致性不足：布局布线工具与物理签核工具规则可能不统一，直接导致违例修而复生、无限循环;

3、国产工艺适配难点：受多种原因影响国外EDA 对国内先进工艺节点支持停滞，项目落地周期冗长。

AmazeDRCLite直击行业痛点，目前已规模化应用于7nm及以上先进工艺节点中芯片版图快速验证项目，在设计调试阶段快速定位违例问题，并使用非绕线修复技术实现违例修复，规避冗长绕线流程，显著提高了修复效率和覆盖率。产品核心优势主要体现在：

01智能违例检查与高性能ECO修复

AmazeDRCLite内置专用违例检查引擎，可精准识别与定位各类DRC违例，并通过ECO自动布局布线，完成违例单元合法化处理与网线重连;针对已布线或部分布线设计进行专项优化，完美适配后期ECO修复场景。其突破了传统工具依赖固定规则阈值的限制，支持规则的动态定义和违例修复，极大丰富了用户使用场景，同时采用多线程并行+分布式计算架构，显著提升工具运行与修复效率。

02无缝输入输出与闭环验证机制

AmazeDRCLite兼容第三方工具输入(LEF/DEF/netlist)，修复后自动执行DRC复检，确保不新增违例，最终输出可直接用于物理签核的GDSII文件。该机制有效解决布局布线工具与物理签核工具规则一致性问题，杜绝重复迭代与反复修复的发生。

03国产工艺深度适配与先进节点支持

AmazeDRCLite已全面适配国产先进工艺，能够迅速响应客户各类新需求，并在多个客户项目中成功商用落地。工具为7nm及以上工艺节点设计实现了双重图形(double patten)以及修整(trim)相关规则检查，建立颜色分解和trim规则检查等高效处理方法，通过trim去除多余图形，实现复杂结构精确成型。

图2：AmazeDRCLite应用流程图

项目实测案例

在具体流片项目案例中，AmazeDRCLite实测数据表现优异：

图3：项目实测案例1

图4：项目实测案例2

如图3，在约240万门规模的设计中，AmazeDRCLite在16 核CPU配置下2分钟内完成特定类型违例的全面清理，且全程零新增违例;而针对模块设计，单轮迭代用时约7秒，AmazeDRCLite即完成了5.2万条DRC违例修复，其中M2-M4层金属线违例修复率接近100%，多数层级实现零违例残留，大幅缩短全芯片收敛周期。

图4呈现的是在多场景通用性验证案例中，四个不同规模、不同类型的客户设计，初始违例最高超过300万条，经AmazeDRCLite多轮迭代后实现全部违例清零，收敛曲线陡峭，效率持续提升，无停滞平台期。

在全球半导体供应链不确定性持续加剧的背景下，AmazeDRCLite的规模化商用填补了国产EDA工具在先进工艺制程DRC修复领域的空白，为采用国产工艺的芯片设计企业提供了高效可靠的物理验证解决方案，为半导体产业发展提供了高效稳定的关键工具支撑。

关于芯行纪

芯行纪科技有限公司(简称“芯行纪”)成立于2020年，是一家专注于数字实现EDA方案的高新技术创新企业。公司汇聚电子设计自动化与芯片设计领域顶尖人才，在国内率先将机器学习和分布式计算技术深度应用于数字实现EDA领域，凭借卓越的研发实力构建起持续进化的自主数字实现EDA工具平台。

芯行纪数字实现EDA产品矩阵涵盖多款创新工具，包括国内首款全自研数字布局布线工具AmazeSys、智能布局规划工具AmazeFP、机器学习优化工具AmazeME-FP和AmazeME-Place、一站式工程优化修复工具AmazeECO、快速DRC & DFM收敛工具AmazeDRCLite，以及工业软件许可文件管理系统Industriallm。

目前，芯行纪自主研发的EDA产品已广泛应用于国内头部芯片设计和制造企业，累计服务40余家客户，覆盖人工智能、智慧汽车、5G、云计算等众多新一代信息技术产业，赋能集成电路产业高速发展。