ADN2817/ADN2818：高性能时钟和数据恢复IC的技术解析与应用指南

引言

在当今高速数据通信领域，时钟和数据恢复（CDR）技术至关重要。ADN2817/ADN2818作为Analog Devices公司推出的连续速率10 Mbps至2.7 Gbps时钟和数据恢复IC，凭借其卓越的性能和丰富的功能，在SONET、Fibre Channel、GbE等众多应用中得到广泛应用。本文将深入剖析ADN2817/ADN2818的特性、工作原理、功能描述以及应用注意事项，为电子工程师在设计相关系统时提供全面的参考。

文件下载：EVAL-ADN2817EBZ.pdf

产品特性亮点

宽速率范围与高兼容性

ADN2817/ADN2818支持10 Mbps至2.7 Gbps的连续数据速率，无需外部参考时钟或编程即可自动锁定所有数据速率，能够满足多种通信标准的需求，如SONET OC - 1、OC - 3、OC - 12、OC - 48等，以及Fibre Channel、GbE、HDTV等应用。

出色的抖动性能

该IC超过了ITU - T抖动规范，在抖动转移、抖动生成和抖动容限方面表现优异。例如，在OC - 48速率下，抖动生成小于0.01 UI rms和0.1 UI p - p，能够有效保证数据传输的准确性和稳定性。

集成功能丰富

• 集成限幅放大器（ADN2817）：具有5 mV p - p的灵敏度，可对输入信号进行放大和整形，提高信号质量。
• 可调切片电平（ADN2817）：可通过±100 mV的调整来减轻放大自发辐射（ASE）噪声或占空比失真的影响。
• 可编程LOS检测（ADN2817）：能够检测输入信号电平是否低于用户可调阈值，及时发出信号丢失指示。
• 集成PRBS发生器和检测器：可用于系统测试，方便工程师进行信号质量评估和故障排查。

低功耗与小封装

采用单电源3.3 V供电，ADN2817功耗为650 mW，ADN2818功耗为600 mW，具有较低的功耗。同时，采用5 mm × 5 mm 32 - 引脚LFCSP封装，节省了电路板空间，适合小型化设计。

工作原理剖析

ADN2817/ADN2818采用延迟和锁相环电路实现时钟恢复和数据重定时。通过两个独立的反馈环路跟踪输入数据信号的相位，高速延迟锁定环路径使用压控移相器跟踪输入抖动的高频分量，而由VCO组成的独立相位控制环跟踪低频分量。初始VCO频率由第三个环路设置，该环路将VCO频率与输入数据频率进行比较并设置粗调电压。这种独特的架构使得IC在抖动跟踪方面表现出色，能够同时提供宽带抖动容纳和窄带抖动滤波功能。

功能详细描述

频率获取

ADN2817/ADN2818能够在10 Mbps至2.7 Gbps的数据频率范围内从数据中获取频率。锁检测器电路比较VCO和输入数据的频率，当频率差超过1000 ppm时，触发频率获取周期，VCO频率重置为10 MHz，然后逐步调整，直到VCO频率与数据频率相差在250 ppm以内，此时锁丢失指示（LOL）信号解除。

锁检测器操作

锁检测器有正常模式、REFCLK模式和静态LOL模式三种工作模式。

• 正常模式：作为连续速率CDR，无需参考时钟即可锁定10 Mbps至2.7 Gbps的任何数据速率。当VCO频率与输入数据频率相差在250 ppm以内时，LOL信号解除，延迟和锁相环开始工作，实现相位锁定。
• REFCLK模式：使用参考时钟作为辅助来锁定VCO。通过设置CTRLA[0]为1启用该模式，同时需要设置CTRLA[7:6]和CTRLA[5:2]来设置参考频率范围和数据速率与参考频率的分频比。
• 静态LOL模式：指示是否曾经发生过锁丢失情况，即使重新锁定，该指示仍然保持，直到手动重置静态LOL位。

谐波检测器

ADN2817/ADN2818的谐波检测器能够检测输入数据是否切换到VCO当前锁定数据速率的较低谐波。当检测到谐波时，LOL引脚置位，启动新的频率获取，自动锁定到新的数据速率。但该检测器无法检测较高谐波。

限幅放大器（ADN2817）

ADN2817的限幅放大器具有差分输入，内部以50 Ω终端连接到片上电压参考（典型值VREF = 2.5 V）。输入通常采用交流耦合，输入偏移经过工厂调整，具有良好的灵敏度和稳定性。

切片电平调整（ADN2817）

通过向SLICEP/SLICEN输入施加高达±0.95 V的差分电压，可将量化器切片电平偏移±100 mV，以减轻ASE噪声或占空比失真的影响。

信号丢失（LOS）检测（ADN2817）

LOS检测器电路检测输入信号电平是否低于用户可调阈值，阈值通过外部电阻设置。当输入电平低于阈值时，LOS引脚置位，具有6 dB的电气滞后，可防止引脚抖动。

采样相位调整

在不使用误码率（BER）监测功能时，可通过采样相位调整优化输入数据眼图的水平采样点，补偿CDR的静态相位偏移和数据眼图抖动轮廓不对称性。

误码率（BER）监测

ADN2817具有BER测量功能，可估计IC的实际误码率，支持BER外推模式和电压输出模式。

• BER外推模式：通过扫描输入数据眼图，读取伪误码率（PBER）值，结合外部数据处理算法进行BER估计，具有较高的准确性。
• 电压输出模式：自主采样PBER并将其解码为模拟电压输出，提供粗略的BER估计，操作简单但准确性相对较低。

静噪模式

ADN2817/ADN2818提供两种静噪模式：静噪DATAOUT和CLKOUT模式以及静噪DATAOUT或CLKOUT模式，可根据需要抑制时钟和数据输出，适用于不同的应用场景。

I2C接口

支持2线I2C兼容串行总线，通过SDA和SCK输入在总线上传输信息。每个从设备有唯一的地址，ADN2817/ADN2818有两个可能的7位从地址，用于读写操作。通过I2C接口，用户可以访问设备的各种内部寄存器，实现对设备的配置和控制。

参考时钟（可选）

虽然ADN2817/ADN2818进行时钟和数据恢复不需要参考时钟，但支持可选的参考时钟。参考时钟可用于辅助锁定数据或测量输入数据的频率，使用时需根据参考时钟的频率范围配置CTRLA[7:6]。

应用信息与设计指南

PCB设计指南

• 电源供应和接地平面：建议使用一个低阻抗接地平面，将VEE引脚直接焊接到接地平面，使用多个过孔并联以减少串联电感。在3.3 V电源进入PCB的位置使用10 μF电解电容，在IC电源引脚附近放置0.1 μF和1 nF陶瓷芯片电容进行去耦。
• 传输线：所有高频输入和输出信号使用50 Ω传输线，以最小化反射。PIN/NIN输入迹线和CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN输出迹线应长度匹配，避免差分迹线之间的偏斜。
• 焊接指南：32 - 引脚LFCSP封装的焊盘应比封装焊盘长0.1 mm、宽0.05 mm，确保焊点尺寸最大化。底部的暴露焊盘应通过过孔连接到VEE，防止回流焊时焊料泄漏。
• 交流耦合电容选择：选择输入和输出的交流耦合电容时，需考虑信号路径中两个50 Ω电阻形成的时间常数，以避免基线漂移和图案相关抖动。

DC耦合应用

ADN2817/ADN2818的输入也可以采用直流耦合，适用于突发模式应用中长时间连续相同数字（CIDs）且不能容忍基线漂移的情况。但需注意不违反输入范围和共模电平要求，必要时进行电平转换和/或衰减。

粗数据速率回读查找表

通过I2C接口可将数据速率回读至约±10%，使用9位寄存器COARSE_RD[8:0]，其8个最高有效位为Rate[7:0]寄存器的内容，最低有效位为MISC[0]位。提供的查找表可帮助工程师根据读取的代码确定数据速率。

HI_CODE和LO_CODE查找表

用于设置设备的频率获取范围，通过将高限和低限的9位代码写入HI_CODE[8:1]、LO_CODE[8:1]和CODE_LSB[1:0] I2C寄存器，可限制设备锁定的数据速率范围。

总结

ADN2817/ADN2818是一款功能强大、性能卓越的时钟和数据恢复IC，具有宽速率范围、出色的抖动性能、丰富的集成功能和低功耗等优点。在实际应用中，工程师需要根据具体需求合理配置设备的各项功能，并遵循PCB设计指南进行电路板设计，以充分发挥其性能优势。通过深入了解ADN2817/ADN2818的特性和工作原理，工程师能够更好地应对高速数据通信领域的挑战，设计出更加稳定、可靠的系统。你在使用这款IC的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。