低相位噪声转换环路合成器CN - 0369设计与应用解析

一、引言

在当今的电子设计领域，低相位噪声的频率合成器是众多应用的核心需求，如通信系统、雷达系统等。本文将深入剖析Analog Devices的Circuit Note CN - 0369所介绍的低相位噪声转换环路合成器，探讨其设计原理、关键器件以及性能优势。

文件下载：EVAL-CN0369SDPZ.pdf

二、电路概述与关键器件

2.1 关键器件

该电路涉及多个关键器件，包括ADL5801高IP3、10 MHz至6 GHz的有源混频器，HMC512的9.6 GHz至10.8 GHz VCO，ADF4355 - 2集成VCO的微波宽带合成器，ADF4002鉴相器/PLL频率合成器，AD8065高性能145 MHz FastFET运算放大器，ADP151超低噪声200 mA CMOS线性稳压器，ADM7150 800 mA超低噪声、高PSRR的RF线性稳压器等。

2.2 电路功能与优势

电路的核心是低相位噪声转换环路合成器（偏移环路），它将ADF4002锁相环（PLL）的100 MHz参考频率转换到5.0 GHz至5.4 GHz的高频范围。与仅使用PLL的合成器相比，该转换环路合成器具有极低的相位噪声（<50 fs），这得益于ADF4002整数 - N PLL使用的极低N值，从而控制压控振荡器（VCO），使得相位噪声性能不受PLL的N值限制。

三、电路详细分析

3.1 PLL相位噪声分析

在标准PLL和VCO频率合成器系统中，低相位噪声是主要目标。PLL的相位噪声可分为两部分：平坦噪声分量（PLL品质因数FOM）和1/f噪声分量（闪烁噪声）。PLL噪声地板公式如下：

• (P N{TOT1}=P N{SYNTH }+20 log {10}(N)+10 log {10}left(f_{P F D}right))
• (P N{TOT2}=P N{I / f}+20 log {10}left(f{RF} / 1 GHzright)+10 log _{10}(10 kHz / f))
• (P N{TOT }=sqrt{left(P N{TOT 1}right)^{2}+left(P N_{TOT 2}right)^{2}})

当N值极低时，PLL的相位噪声主要由1/f噪声主导。转换环路合成器通过将所需的信道间隔与N分频器值解耦，优化了PLL的相位噪声。

3.2 ADF4355 - 2分数 - N合成器

ADF4355 - 2是一款宽带合成器，集成VCO提供55 MHz至4400 MHz的输出频率范围。在该电路中，它使用50 MHz的PFD和100 kHz的环路带宽，通过Analog Devices的ADIsimPLL工具设计和模拟环路滤波器。其内部VCO频率为6400 MHz，通过最大分频值64生成100 MHz的RF输出频率，每2分频可使相位噪声改善6 dB。同时，在RF输出端插入100 MHz低通滤波器以过滤谐波。模拟显示，在10 kHz偏移处的相位噪声为 - 137 dBc，因其低相位噪声性能和精细的输出频率分辨率，成为转换环路的首选参考源。

3.3 ADF4002转换环路频率合成器

ADF4002工作在100 MHz的高PFD频率和最小N = 1的条件下，高PFD频率可降低参考杂散并降低N值，从而降低相位噪声。该合成器采用整数 - N PLL操作，而非分数 - N，以获得更好的杂散性能。其RF输入由ADL5801混频器的100 MHz IF输出驱动。由于许多宽带VCO需要高达18 V的调谐电压，而ADF4002内部电荷泵的电源电压为5 V，因此需要一个有源环路滤波器来满足调谐电压要求。ADF4002支持可编程电荷泵电流功能，可在不改变物理组件的情况下修改环路滤波器动态。

3.4 基于AD8065的有源滤波器

AD8065运算放大器具有24 V的电源电压范围、约145 MHz的增益带宽积（GBP）和低噪声（7 nV/√Hz），非常适合作为有源滤波器。对于大多数PLL应用，建议相位裕度在45°至55°之间以保持稳定的环路并最小化建立时间。在有源环路滤波器中，运算放大器的单位增益频率（或增益带宽积）会引入额外的极点，可能导致环路不稳定。该电路使用1 MHz的环路带宽，AD8065的145 MHz GBP使得相位滞后可忽略不计（GBP/LBW = 145），同时它还可作为缓冲器减轻VCO的输入电容。

3.5 HMC512 VCO

ADF4002 PLL将100 MHz参考频率锁定到HMC512 VCO频率。HMC512的主频率范围为9.6 GHz至10.8 GHz，在该电路中使用RFOUT/2作为输出信号和反馈RF到混频器。为了最小化LO到RF的泄漏，需要在RF输出和混频器之间具有高反向隔离。选择具有半频输出的VCO可提供反向隔离，典型的RFOUT/2功率电平为8 dBm，需要一个6 dB衰减垫将功率电平降低到混频器RF输入的推荐水平，从而额外提供6 dB的反向隔离。此外，为了实现电路的低相位噪声优势，需要低噪声的VCO，HMC512在100 kHz处的低噪声为 - 110 dBc/Hz，加上半频输出使其成为生成5.0 GHz至5.4 GHz输出的理想VCO组件。

3.6 本地振荡器和ADL5801混频器

混频器的选择需要满足在所需频率范围内工作、LO功率电平与LO源匹配、高RF到LO隔离和低噪声系数等要求，ADL5801满足这些要求。本地振荡器以100 MHz的步长提供粗输出频率调谐，且相位噪声极低。在电路评估中，LO功能由如R&S SMA100等台式信号发生器提供。

四、转换环路设计与性能

4.1 转换环路设计

转换环路的核心是EVAL - CN0369 - SDPZ板，使用ADF4002 PLL、AD8065有源环路滤波器和HMC512 VCO。通过ADIsimPLL软件设计转换环路PLL的环路滤波器，将VCO/混频器/滤波器块替换为等效VCO进行设计。

4.2 性能对比

使用图1所示的配置，fOUT的均方根抖动小于50 fs。而使用ADF4355 - 2作为独立PLL生成类似频率时，fOUT的均方根抖动在200 fs至250 fs之间。这表明转换环路合成器在降低相位噪声方面具有显著优势。

五、电路评估与测试

5.1 测试设备

测试需要配备带有USB端口的PC（运行Windows® XP、Windows Vista（32位）或Windows 7（32位））、EVAL - CN0369 - SDPZ电路评估板、EV - ADF4355 - 2SD1Z评估板、两个EVAL - SDP - CS1Z SDP - S板、Integer - N v7和ADF4355评估软件、5 V、5.5 V和12 V电源、两个RF信号源（如R&S SMA100）、频谱分析仪（如Agilent FSUP）、400 MHz低通滤波器（或等效）和Mini Circuits 100 MHz低通滤波器（或等效）。

5.2 测试设置与方法

设备设置完成后，使用标准RF测试方法测量电路的相位噪声和相位抖动。

六、总结

Analog Devices的CN - 0369低相位噪声转换环路合成器通过巧妙的电路设计和关键器件的选择，实现了极低的相位噪声性能。在实际应用中，工程师可以根据具体需求，参考该设计并结合相关工具进行优化，以满足不同系统对频率合成的要求。你在实际设计中是否也遇到过类似的相位噪声问题？你会采用什么样的解决方案呢？欢迎留言讨论。