深入解析NCP51561：高性能隔离式双通道栅极驱动器

在电子设计领域，栅极驱动器是驱动功率MOSFET和SiC MOSFET等功率开关的关键组件。onsemi的NCP51561作为一款5 (k V_{rms }) 4.5 - A/9 - A隔离式双通道栅极驱动器，以其出色的性能和丰富的保护功能，成为众多应用场景的理想选择。本文将对NCP51561进行全面解析，为电子工程师在设计中提供参考。

文件下载：NCP51561-D.PDF

一、NCP51561概述

NCP51561是一款隔离式双通道栅极驱动器，分别具备4.5 - A的源极峰值电流和9 - A的漏极峰值电流。它专为快速开关设计，可有效驱动功率MOSFET和SiC MOSFET功率开关。该驱动器具有短且匹配的传播延迟，并且提供两个独立的5 (k V{rms}) 内部电流隔离，从输入到每个输出，以及两个输出驱动器之间的内部功能隔离，允许高达1500 (V{DC}) 的工作电压。它可以配置为两个低侧开关、两个高侧开关或半桥驱动器，并支持可编程死区时间。

二、主要特性

2.1 强大的输出电流能力

具备4.5 A的峰值源电流和9 A的峰值漏电流输出能力，能够满足多种功率开关的驱动需求。

2.2 灵活的配置选项

可作为双低侧、双高侧或半桥栅极驱动器使用，为不同的应用场景提供了极大的灵活性。

2.3 独立的欠压锁定保护

两个输出驱动器都具有独立的欠压锁定（UVLO）保护功能，提高了系统的可靠性。

2.4 宽输出电源电压范围

输出电源电压范围为6.5 V至30 V，针对MOSFET和SiC分别提供5 - V、8 - V、13 - V和17 - V的UVLO阈值。

2.5 高共模瞬态抗扰度

共模瞬态抗扰度 (CMTI > 200 ~V / ns)，能够有效抵抗共模干扰，保证系统的稳定性。

2.6 低传播延迟和匹配性

典型传播延迟为36 ns，每通道最大延迟匹配为5 ns，最大脉冲宽度失真为5 ns，确保信号的准确传输。

2.7 用户可编程功能

支持用户可编程输入逻辑，可通过ANB引脚选择单输入或双输入模式，还可实现用户可编程死区时间。

2.8 出色的隔离与安全性能

具备5 (k V{rms}) 的1分钟隔离（符合UL1577要求），输出通道之间的峰值差分电压为1500 V，8000 (V{PK}) 的加强隔离电压（符合VDE0884 - 11要求），并获得了CQC和SGS FIMO认证。

2.9 环保设计

该器件为无铅产品，符合环保要求。

三、典型应用

NCP51561适用于多种应用场景，包括电机驱动器、DC - DC和AC - DC电源中的隔离转换器、服务器、电信和工业基础设施，以及UPS和太阳能逆变器等。

四、引脚功能与连接

4.1 引脚分配

NCP51561采用SOIC - 16 WB封装，各引脚功能如下：

• INA、INB：分别为通道A和通道B的逻辑输入引脚，内部有下拉电阻连接到GND。
• VDD：输入侧电源电压引脚，建议在VDD和GND之间放置旁路电容。
• GND：输入侧电源地。
• ENA/DIS：逻辑输入引脚，用于控制两个输出通道的启用或禁用。
• DT：可编程死区时间输入引脚，根据不同的电压设置提供三种工作模式。
• ANB：逻辑输入引脚，用于改变输入信号配置，内部有下拉电阻连接到GND。
• VSSB、VSSA：分别为通道B和通道A的电源地。
• OUTB、OUTA：分别为通道B和通道A的输出引脚。
• VCCB、VCCA：分别为通道B和通道A的输出电源电压引脚，建议在VCCB和VSSB、VCCA和VSSA之间放置旁路电容。

4.2 引脚连接注意事项

在实际应用中，应注意引脚的正确连接和布线，以确保驱动器的正常工作。例如，未使用的输入引脚（如INA、INB、ANB）应连接到GND以提高抗噪能力；ENA/DIS引脚在不使用时应根据版本连接到(V_{DD}) 或GND；DT引脚的连接方式会影响死区时间的设置。

五、安全与绝缘评级

NCP51561在安全和绝缘方面具有严格的评级，包括安装分类、比较跟踪指数、污染程度等。其输入到输出的测试电压为2250 (V{PK})，最大重复峰值隔离电压为1200 (V{PK})，最大工作隔离电压为1200 (V{DC})，最大瞬态隔离电压为8000 (V{PK})。此外，还规定了外部爬电距离、外部间隙、绝缘厚度和绝缘电阻等参数。

六、电气特性

6.1 电源部分

• 输入侧电源（VDD）：静态电流在不同输入条件下有所不同，工作电流在500 kHz、50%占空比、(C_{OUT} = 100 pF) 时为5.0 - 9.0 mA。同时，还规定了VDD的欠压锁定阈值和迟滞。
• 输出侧电源（VCCA和VCCB）：各通道的静态电流和工作电流也有相应的规定，不同UVLO版本的欠压锁定阈值和迟滞不同。

6.2 逻辑输入部分

逻辑输入引脚（INA、INB、ANB）的高、低电平输入电压和输入逻辑迟滞有明确的范围，ENA/DIS引脚在ENABLE和DISABLE版本中也有相应的阈值和迟滞。

6.3 死区时间和重叠部分

最小死区时间在DT引脚开路时为0 - 29 ns，死区时间可通过外部电阻RDT进行调节，不同RDT值对应不同的死区时间。此外，还规定了死区时间匹配和输出重叠的阈值电压。

6.4 栅极驱动部分

OUTA和OUTB的源极和漏极峰值电流在特定条件下分别为2.6 - 4.5 A和7.0 - 9.0 A，输出电阻和高、低电平输出电压也有相应的规定。

6.5 动态电气特性

包括导通和关断传播延迟、脉冲宽度失真、通道间传播延迟匹配、上升和下降时间、ENABLE或DISABLE到输出的传播延迟等参数，这些参数在不同的电源电压和负载条件下有所不同。

七、保护功能

7.1 欠压锁定保护

NCP51561为输入侧的(V{DD}) 和输出侧的(V{CCA})、(V_{CCB}) 提供欠压锁定（UVLO）保护功能。当电源电压低于指定的UVLO阈值时，驱动器将关闭输出，以保护功率开关。

7.2 交叉导通保护

在半桥应用中，死区时间控制模式可防止高侧和低侧开关同时导通，避免交叉导通现象的发生。通过可编程死区时间控制，可以根据实际需求设置合适的死区时间。

八、应用信息

8.1 电源供应建议

在开关导通时，输出到栅极的电流来自(V{CCA}) 和(V{CCB}) 电源引脚，因此建议在这些引脚与地之间连接至少为栅极电容10倍、不小于100 nF的旁路电容，并尽可能靠近器件放置，以实现去耦。推荐使用一个100 nF的陶瓷表面贴装电容和一个几微法的表面贴装电容并联。

8.2 输入级设计

输入信号引脚（INA、INB、ANB、ENA/DIS）基于TTL兼容输入阈值逻辑，与(V{DD}) 电源电压无关。为了减少系统噪声和地弹的影响，建议在输入信号引脚上添加RC滤波器，时间常数可通过选择合适的(R{IN})（0 - 100 Ω）和(C_{IN})（10 pF - 100 pF）来确定。

8.3 输出级设计

输出驱动器级采用上拉和下拉结构，上拉结构由PMOS级组成，确保能够拉到(V_{CC}) 轨；下拉结构由NMOS器件组成。输出阻抗应能够在25°C时提供约+4.5 A和 - 9 A的峰值电流，在125°C时最小漏极和源极峰值电流分别为 - 7 A和 + 2.6 A。

8.4 驱动电流能力考虑

在设计中，峰值源电流和漏电流能力应大于平均电流。可根据公式 (I{G AV}=frac{Q{G}}{t_{S W, O N / O F F}}) 计算平均栅极电流，进而根据经验公式计算所需的源极和漏极峰值电流。

8.5 栅极电阻考虑

栅极电阻的选择应综合考虑减少寄生电感和电容引起的振铃电压以及限制栅极驱动器输出的电流能力。可通过公式 (I{SINK }=frac{V{C C}-V{OL}}{R{G, OFF }}) 和 (I{SOURCE }=frac{V{CC}-V{OH}}{R{G, ON}}) 计算受限的电流能力。

8.6 输出级负偏置应用

对于SiC MOSFET的应用，需要考虑其独特的工作特性。为了抑制栅源驱动电压的振铃，可采用负偏置的方式。文中介绍了两种实现负偏置的方法：使用两个隔离偏置电源和使用齐纳二极管的单隔离偏置电源。

8.7 PCB布局指南

为了提高设计的开关特性和效率，在进行PCB布局时应注意以下几点：

• 组件放置：保持输入/输出走线尽可能短，减少寄生电感和电容的影响；将电源旁路电容和栅极电阻尽可能靠近栅极驱动器放置；将栅极驱动器靠近开关器件放置，以减少走线电感和避免输出振铃。
• 接地考虑：在高速信号层下方设置坚实的接地平面，并在VSSA和VSSB引脚旁边设置坚实的接地平面，使用多个VSSA和VSSB过孔以减少寄生电感和输出信号的振铃。
• 高压（VISO）考虑：为了确保初级和次级侧之间的隔离性能，避免在驱动器器件下方放置任何PCB走线或铜箔，建议采用PCB切口以防止可能影响隔离性能的污染。

九、总结

NCP51561作为一款高性能的隔离式双通道栅极驱动器，具有强大的输出电流能力、灵活的配置选项、丰富的保护功能和出色的隔离性能。在电子设计中，工程师可以根据具体的应用需求，合理选择和使用该驱动器，并注意引脚连接、电源供应、输入输出级设计、PCB布局等方面的问题，以充分发挥其性能优势，提高系统的可靠性和稳定性。你在设计中是否使用过类似的栅极驱动器？遇到过哪些问题？欢迎在评论区分享你的经验和见解。