深入解析Onsemi NCP51810：GaN功率开关的高速半桥驱动器

在当今的电子设计领域，氮化镓（GaN）功率开关以其卓越的性能，如高开关速度、低导通电阻等，在众多应用中崭露头角。而要充分发挥GaN功率开关的优势，一款合适的驱动器至关重要。Onsemi的NCP51810高速半桥驱动器就是这样一款专为驱动GaN功率开关而设计的产品。本文将深入剖析NCP51810的特性、参数以及应用要点，希望能为电子工程师们在设计中提供有价值的参考。

文件下载：NCP51810-D.PDF

一、NCP51810概述

NCP51810是一款高速栅极驱动器，专为满足中压半桥DC - DC应用中增强型（e - mode）高电子迁移率晶体管（HEMT）氮化镓（GaN）功率开关的严格要求而设计。它具有以下显著特点：

1. 短且匹配的传播延迟：采用先进的电平转换技术，高侧驱动的共模电压范围为 - 3.5 V至 + 150 V（典型值），低侧驱动的共模电压范围为 - 3.5 V至 + 3.5 V。
2. 高dV/dt耐受能力：在高速开关应用中，两个驱动输出级的dV/dt额定值高达200 V/ns，确保稳定的开关性能。
3. 精确的栅极电压调节：两个驱动级均采用专用的电压调节器，精确维持栅源驱动信号幅度，有效保护GaN功率晶体管的栅极免受过高电压应力的影响。
4. 丰富的保护功能：包括独立的欠压锁定（UVLO）、监测VDD偏置电压以及基于芯片结温的热关断功能。此外，可编程死区时间控制可防止交叉导通。

二、主要特性详解

2.1 驱动能力

NCP51810集成了高侧和低侧栅极驱动器，源电流能力为1 A，灌电流能力为2 A。其输出上升和下降时间仅为1 ns，针对GaN器件进行了优化，能够快速、准确地驱动GaN功率晶体管。

2.2 输入特性

具有双TTL兼容施密特触发器输入，采用分离输出设计，允许独立调节导通和关断时间。输入逻辑电压阈值稳定，典型滞回电压为0.5 V，能够适应各种PWM信号。

2.3 保护特性

• 欠压锁定（UVLO）：VDD、VDDH和VDDL均有独立的UVLO保护，确保在电源电压异常时及时关断驱动器，保护功率器件。
• 热关断（TSD）：当芯片结温超过150°C时，驱动器自动关断，防止过热损坏。
• 可编程死区时间控制：提供四种独特的模式设置，可根据不同的控制算法灵活调整死区时间，有效防止交叉导通。

三、电气参数与性能

3.1 绝对最大额定值

在使用NCP51810时，必须严格遵守其绝对最大额定值，否则可能会损坏器件。例如，VDD的范围为 - 0.3 V至20 V，VDDH和VDDL的输出电压范围为 - 0.3 V至5.5 V，SW的共模电压范围为 - 3.5 V至150 V等。

3.2 推荐工作条件

为了确保NCP51810的正常工作和最佳性能，推荐的工作条件如下：VDD为9 V至17 V，SW - SGND的最大直流偏移电压为150 V，VBST为VSW + 17 V等。

3.3 电气特性

在典型测试条件下（VBIAS (VDD, VBST) = 15 V，DT = SGND = PGND，CLOAD = 330 pF，TJ = 25°C），NCP51810表现出良好的电气性能。例如，静态电流IQDD为150 μA，工作电流IPDD在500 kHz时为1.5 mA至2.5 mA，VDDH和VDDL的调节电压为4.94 V至5.46 V等。

四、应用信息与设计要点

4.1 偏置电源电压（VDD）

VDD为数字输入、内部逻辑功能、高侧浮动自举（VBST）偏置以及内部低侧调节器（VDDL）提供偏置。只需一个大于100 nF的陶瓷旁路电容CVDD连接在VDD和SGND引脚之间，即可有效过滤开关时的干扰。同时，UVLO功能可保护GaN FET和功率级，其开启阈值VDDUV + > 8.5 V，关闭阈值VDDUV - < 8 V，适用于 + 12 V偏置电源。

4.2 高侧自举电压（VBST）

由自举限流电阻R BST、二极管D BST和自举电容C VBST组成。自举电容的最小值可通过公式 (C{BST}=frac{Q{G}}{Delta V{BST}}) 估算，其中 (Q{G}) 为GaN所需的总栅极电荷，(Delta V{BST}=VDD - V{PP}-V_{F}>6 V)。选择低ESR和ESL的陶瓷电容，其额定电压应为施加电压的两倍。自举二极管应选用高速、低反向恢复、低电流且结电容小的肖特基二极管，额定电压至少为150 V。自举电阻R BST的取值范围为1 Ω至10 Ω，用于限制C BST的峰值充电电流。

4.3 高侧和低侧线性调节器（VDDH和VDDL）

NCP51810内部集成了高侧和低侧线性调节器，分别为高侧和低侧GaN FET提供5.2 V的栅极驱动信号。它们具有低寄生电容，满足GaN高速开关的要求。VDDH调节器参考VDDH和SW引脚，可在 - 3.5 V至150 V的共模电压范围内浮动；VDDL调节器参考VDDL和PGND引脚，可在 - 3.5 V至 + 3.5 V的共模电压范围内工作。

4.4 信号地（SGND）和功率地（PGND）

SGND是所有内部控制逻辑和数字输入的接地端，与PGND内部隔离。PGND是低侧栅极驱动的返回参考端。对于具有源Kelvin返回的GaN FET，应将SW和PGND直接连接到GaN FET的Kelvin返回端。在半桥功率拓扑或使用电流互感器的应用中，SGND和PGND应在PCB上短接；而在低功率应用中，如有源钳位反激或正激电路，SGND和PGND不应连接，以避免短路电流检测电阻。

4.5 输入（HIN、LIN）和使能（EN）

HIN和LIN是独立的PWM输入，为施密特触发器，与TTL兼容，内部下拉至SGND，默认处于禁用状态。输入阈值与VDD无关，典型滞回电压为0.5 V。为获得最佳高速开关性能，输入信号的上升和下降沿应具有6 V/μs或更快的斜率，0至3.3 V的上升时间应小于550 ns。EN是使能输入，内部下拉至SGND，默认输出禁用。将EN引脚拉高至2.5 V以上可使能输出，建议通过1 kΩ或更小的上拉电阻连接到VDD，以提高抗干扰能力。

4.6 死区时间控制（DT）

死区时间控制对于高速半桥功率级的安全、可靠运行至关重要。NCP51810提供四种模式：

• 模式A：将DT连接到SGND，禁用DT可编程性，启用固定死区时间和抗交叉导通保护。
• 模式B：通过连接25 kΩ至200 kΩ的电阻到SGND，可根据电阻值编程死区时间，范围为25 ns至200 ns。
• 模式C：连接249 kΩ电阻到SGND，可设置最大死区时间为200 ns。
• 模式D：将DT连接到VDD，禁用抗交叉导通保护，允许输出信号重叠。

4.7 高侧和低侧输出（HOSRC、HOSNK、LOSRC、LOSNK）

高侧和低侧驱动级均采用纯MOS低阻抗图腾柱输出级，可承受 - 3.5 V至 + 150 V（高侧）和 - 3.5 V至 + 3.5 V（低侧）的共模电压范围。输出上升和下降时间快，能够提供高峰值电流，满足高速开关需求。通过在输出引脚和GaN FET栅极之间连接单个电阻，可独立控制栅极振铃和dVDS/dt的导通和关断过渡。

五、PCB布局与热管理

5.1 PCB布局

在使用GaN FET进行PCB设计时，应遵循以下原则：

• 多层PCB设计：使用多层PCB，合理利用接地和返回平面，以减少高频干扰和寄生电感。
• 组件放置：将最敏感的组件（如VDD、VDDH、VDDL、EN和DT旁路电容以及VBST组件）靠近NCP51810放置，将HO和LO源极和漏极栅极驱动电阻靠近GaN FET放置，尽量使HO和LO栅极驱动长度匹配。
• 独立回路：将HO和LO栅极驱动视为独立的电路，分别设置专用的铜质接地返回平面。

5.2 热管理

高速栅极驱动器在高频开关时会消耗大量功率，因此需要进行有效的热管理。总功率损耗 (P{TOTAL}=2 × P{GATE}+P{DYNAMIC})，其中 (P{GATE}=Q{G} × V{GS} × F{SW})，(P{DYNAMIC}=I{PDD} × V{DD})。通过热方程 (T{J}=(P{TOTAL} × theta{JA})+T{B}) 可计算驱动器的结温，确保其在安全温度范围内工作。

六、总结

Onsemi的NCP51810高速半桥驱动器为GaN功率开关提供了强大而可靠的驱动解决方案。其丰富的特性、良好的电气性能以及灵活的应用配置，使其适用于各种半桥、LLC、有源钳位反激或正激以及同步整流拓扑等应用。在设计过程中，工程师们需要充分考虑其电气参数、PCB布局和热管理等方面，以确保系统的性能和可靠性。你在使用NCP51810或类似驱动器时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。