先进制程时代的互连可靠性挑战

文章来源：学习那些事

原文作者：小陈婆婆

本文介绍了互连可靠性。

在集成电路中，晶体管决定了芯片能不能“算”，而互连决定了信号能不能稳定地“送到”。随着制程节点不断缩小，互连早已不只是简单的金属导线，而是由金属导体、阻挡层、介电层、通孔和多层布线共同构成的复杂系统。它的任务看似单一：把电信号从一个位置传到另一个位置。但在真实服役过程中，电流、温度、机械应力和电场会长期作用于这些纳米尺度结构，使导体电阻升高、绝缘层漏电增加，甚至出现开路或短路。所谓互连可靠性，本质上就是判断这套传输系统能否在规定寿命内保持稳定的电学功能。

评价互连可靠性时，行业通常不会等待产品真实运行十年甚至更久，而是借助加速寿命实验建立失效模型。对金属导线而言，常见做法是在特定温度和电流密度下监测电阻变化，当电阻偏离初始值达到一定比例时判定失效；对介电层而言，则通过电容结构施加电场，观察漏电流和击穿时间。真正关键的并不是“测到坏了”，而是要理解它为什么坏、在什么条件下更容易坏，以及如何把高应力测试结果外推到正常工作条件下。

电迁移：电子流驱动的金属原子迁移

互连中最典型的失效模式之一是电迁移。它可以理解为电子流对金属原子的持续“冲刷”。当电子在金属导线中运动时，会与金属原子发生动量交换，使部分金属原子沿电子流方向缓慢迁移。时间足够长以后，阴极附近可能形成空洞，阳极附近可能产生堆积，最终导致局部电阻升高甚至断路。电迁移寿命通常与电流密度、温度和材料激活能密切相关，因此降低局部电流拥挤、提高界面结合强度、优化晶粒结构和覆盖层完整性，都是提升电迁移可靠性的核心手段。

在铜互连体系中，电迁移并不只发生在金属体相内部。铜与金属阻挡层之间的界面、铜与介电扩散阻挡层之间的界面、晶界以及铜体相，都会成为原子扩散通道。不同路径对应不同扩散能垒，也就导致不同的失效敏感性。实践中，铜与覆盖层或阻挡层之间的界面往往是薄弱环节。因此，先进工艺会通过钴覆盖层、锰或铝掺杂、自对准阻挡层等方式改善界面稳定性，减少原子迁移。进入更先进节点后，线宽继续减小，少量空洞就可能造成显著电阻变化，电迁移问题反而更加突出。

应力迁移：隐藏在热应力中的失效风险

应力迁移是另一类容易被低估的互连失效。它不是由电流直接驱动，而是来自金属内部应力、空位扩散和孔洞聚集。铜互连在电镀、化学机械抛光、退火和后续热循环过程中，会受到热膨胀系数差异和工艺残余应力的影响。当温度处于适合空位迁移的区间时，微小孔洞可能逐渐聚集，尤其容易出现在通孔附近、宽金属线与窄金属线连接处，最终形成应力诱导空洞。对于这类问题，仅靠材料选择并不够，版图设计规则同样重要。避免大面积金属储层直接连接细窄导线、合理设置冗余通孔、优化金属厚度和阻挡层界面，是降低应力迁移风险的重要方向。

介质击穿：绝缘层失效引发的灾难性后果

介质击穿则对应互连系统中的“绝缘失效”。金属导线之间必须依靠低介电常数材料和扩散阻挡层保持隔离，但当局部电场过强、介质存在缺陷或界面附着力不足时，绝缘层会逐渐形成导电通道，最终出现不可逆击穿。与电迁移相比，介质击穿的机理更复杂。不同模型会从电场驱动、热化学反应、载流子注入损伤等角度解释击穿时间与电场强度之间的关系。工程上真正需要关注的是：高电场加速测试必须能够合理外推到低电场工作条件，否则寿命预测可能出现数量级偏差。

影响介质击穿的因素并不局限于材料本身。线宽控制、线边粗糙度、金属阻挡层完整性、介电阻挡层质量以及低k介质之间的界面附着力，都会改变局部电场分布和缺陷生成概率。随着互连间距持续缩小，同样的工作电压会对应更高的局部电场，线边微小起伏也可能放大为可靠性隐患。因此，先进互连可靠性越来越强调“结构—材料—工艺”的协同控制，而不是单纯依赖某一种绝缘材料或某一个经验模型。

先进制程时代的互连可靠性挑战

从行业发展看，互连可靠性问题正在从传统铜/低k体系扩展到更复杂的新材料和新集成方案。随着铜线尺寸不断缩小，阻挡层占据的截面积比例增加，铜本身的电阻优势被削弱，同时电迁移和界面可靠性压力上升。因此，钌、钼等候选金属，以及半镶嵌互连、空气间隙结构和新型阻挡层方案，正在成为先进节点后段互连的重要研究方向。它们的目标并不是简单替代铜，而是在更小线宽下同时兼顾低电阻、可制造性和长期可靠性。

归根结底，互连可靠性研究回答的是一个工程问题：芯片内部最细小的导线和绝缘层，能否在多年运行中保持稳定。电迁移关注金属原子是否会被电子流逐渐“带走”，应力迁移关注工艺残余应力是否会诱发空洞聚集，介质击穿关注绝缘层是否能长期承受电场。三者看似独立，实际都与材料界面、结构尺寸、工艺缺陷和服役环境密切相关。对于先进芯片而言，可靠性不再是产品完成后的验证环节，而是必须从材料选择、工艺集成、版图设计和寿命建模阶段就同步考虑的核心能力。