上海立芯亮相2026集微大会EDA IP工业软件论坛

近日，第十届集微大会于上海张江科学会堂圆满收官。本届大会以“AI重构未来、生态协同致远”为主题，汇聚全球学界泰斗、产业领袖、科研专家及资深分析师，打造兼具国际视野、前沿洞察、产业价值、生态意义的思想盛宴。

上海立芯软件科技有限公司携数字设计全流程平台惊艳亮相，恰逢华为“韬定律”发布之机，立芯以展台为序，与参会嘉宾深度交流共探技术边界；以演讲为钥，邀业内同仁参与技术对话展示立芯实力。

01新品首发，LeDI：RTL-to-GDSII数字设计全流程平台

立芯资深副总杨晓剑博士，在5月29日的EDA IP工业软件论坛中发表题为《LeDI：RTL-to-GDSII数字设计全流程平台》的重要演讲。

随着半导体工艺不断向7nm及更先进节点演进，芯片设计复杂度呈指数级上升，立芯打造大规模全流程数字逻辑设计平台LeDI，聚焦数字芯片的物理实现，提供从逻辑综合到自动布局布线的完整解决方案。

核心优势

演讲中，杨晓剑博士分析了LeDI的核心优势：

● 端到端覆盖：支持RTL到GDSII全流程，涵盖综合、布图规划、布局、时钟树综合、布线等关键环节；

● 广泛工艺支持：适配成熟工艺至7nm及更先进制程，支持多种Cell Track（如6T/7.5T/9T）；

● 协同优化机制：通过PDK-DTCO-Syn-Plan-APR全流程协同，结合机器学习与多分析引擎交叉迭代，显著提升PPA（功耗、性能、面积）与Runtime表现。

核心工具

其中重点解读LeDI的三大核心工具LeSyn、LePlan、LeAPR。

● LeSyn：传统逻辑综合往往忽略物理信息，导致后端反复迭代。LeSyn把布局规划提前到综合阶段，助力综合出来的网表更接近“能直接布通”的状态。

● LePlan：针对布图规划这一物理设计的起点，LePlan能提供自动化、多策略的布图规划方案，支持宏单元自动布局、支持单解/多解模式，实现复杂场景优化。

● LeAPR：覆盖布局、时钟树综合、布线全流程，是流程的执行核心。支持千万级实例，Runtime表现比肩国际一流工具；支持先进工艺；提供高性能计算（HPC）设计的优化策略。

面对后摩尔时代的技术挑战，LeDI是立芯提出的一套系统级协同优化方法论，在容量、性能、工艺支持、用户体验等方面均展现出与国际主流工具竞争的能力，并针对先进工艺的本土需求进行了深度优化。

02展会现场，技术先行促行业对话

为期三天的活动期间，立芯展位持续迎来与会嘉宾的到访交流，就立芯EDA工具在数字实现全流程、物理验证及签核、3DIC/Chiplet系统级设计等关键领域在后摩尔时代“韬定律”中的赋能应用展开沟通交流。现场还通过视频展示了立芯的全流程EDA工具，帮助现场来宾快速了解工具细节。

03全栈协同，“韬定律”时代的立芯战略

华为于2026年5月25日发布的“韬定律”，是以“时间微缩”替代传统的“几何微缩”，通过器件、电路、芯片、系统四个层次的协同创新，持续提升系统性能。它的实现，高度依赖两大关键技术路径：一是逻辑折叠——将平面电路向三维空间堆叠，大幅缩短信号路径、降低时延；二是先进封装与3D堆叠技术，将多颗Die在垂直方向集成。

这一范式切换，直接催生了本土EDA工具的全新战略定位。

立芯的2.5D/3D芯片设计规划平台——Le3DIC，便与“韬定律”的需求深度相关。Le3DIC聚焦3DIC与先进封装，提供从 3D 异构集成规划、协同布局布线到仿真分析的全流程解决方案。

基于层次化数据底座，支持多工艺、多堆叠架构下的早期设计规划与系统级互连优化，具备异质芯粒协同布局布线与 3D 系统时序分析能力，实现系统层面时序、功耗与面积的整体优化。构建了从早期规划到签核验证的一致性闭环，显著减少设计迭代，提升效率与精度，助力实现 3D 堆叠设计的系统性开发与签核级可靠验证。

与此同时，立芯全线工具LeDI（大规模全流程数字实现平台）、Le3DIC（异构集成协同设计实现工具）、LePI（电源完整性平台）、LePV（物理验证平台）均具备3D支持能力，形成覆盖数字芯片全流程的产品矩阵。

展望

EDA工具的价值最终由设计实践来定义，当“韬定律”成为产业迭代的新路径，国产EDA工具的战略价值急剧上升，迎来全新的发展机遇与工艺挑战。立芯以开放的态度拥抱产业变革趋势，将在“韬定律”催生的全新设计范式中，为实现系统级协同创新提供系统级、签核级的国产EDA工具保障。

上海立芯软件科技有限公司致力于开发集成电路设计与制造协同的智能化EDA工具及解决方案，核心产品覆盖数字实现全流程、物理验证及签核、3DIC/Chiplet系统级设计以及DTCO等关键领域。公司旨在打造芯片设计与制造可以信赖的工具，助力构建自主可控的芯片设计制造生态系统。