电子说
在电子设备的设计中,显示技术的发展日新月异,对于高速、稳定的数据传输需求也越来越高。DS90C363A/DS90CF363A作为一款+3.3V可编程LVDS发射器,在18位平板显示(FPD)领域展现出了卓越的性能。今天,我们就来深入了解一下这款芯片。
文件下载:DS90CF363AMTDX.pdf
DS90C363A/DS90CF363A发射器能够将21位的CMOS/TTL数据转换为三个LVDS(低电压差分信号)数据流。同时,一个锁相的传输时钟会通过第四个LVDS链路与数据流并行传输。每一个传输时钟周期,21位的输入数据会被采样并传输。在65 MHz的传输时钟频率下,18位的RGB数据和3位的LCD时序及控制数据(FPLINE、FPFRAME、DRDY)以每个LVDS数据通道455 Mbps的速率进行传输,使用65 MHz时钟时,数据吞吐量可达170 Mbytes/sec。
DS90C363A发射器可以通过专用引脚编程为上升沿选通或下降沿选通,而DS90CF363A则固定为下降沿选通发射器。上升沿或下降沿选通发射器可以与下降沿选通接收器(DS90CF364)互操作,无需任何转换逻辑。这款芯片组是解决与宽、高速TTL接口相关的电磁干扰(EMI)和电缆尺寸问题的理想方案。
支持20至65 MHz的移位时钟,能够有效抑制来自VGA芯片的> ± 3ns抖动,在65 MHz时输出抖动小于225ps(TJCC),确保数据传输的稳定性。
在65 MHz时,发射器功耗典型值小于130 mW,相比BiCMOS替代方案,功耗降低超过50%。同时,发射器具有电源关闭模式,最大功耗小于200 mW。
ESD额定值大于7 kV(HBM)和500V(EIAJ),能够有效保护芯片免受静电损坏。
支持VGA、SVGA、XGA和双像素SXGA等多种分辨率,具有广泛的适用性。
采用345 mV(典型值)摆幅的LVDS设备,降低了电磁干扰。同时,支持高达1.3 Gbps的吞吐量和170 Megabytes/sec的带宽。
采用低轮廓48引脚TSSOP封装,体积小巧,便于设计和布局。
芯片的绝对最大额定值规定了其安全工作的边界,例如电源电压(VCC)范围为−0.3V至+4V,CMOS/TTL输入电压范围为−0.3V至(VCC + 0.3V)等。在设计时,必须确保芯片的工作条件在这些额定值范围内,以保证芯片的可靠性。
推荐的工作条件包括电源电压(VCC)为3.0 - 3.6V,工作温度范围为−10˚C至+70˚C等。在这些条件下,芯片能够发挥最佳性能。
芯片的电气参数涵盖了CMOS/TTL直流规格、LVDS直流规格以及发射器电源电流等方面。例如,高电平输入电压(VIH)最小为2.0V,低电平输入电压(VIL)最大为0.8V;LVDS差分输出电压(VOD)典型值为345 mV等。这些参数对于理解芯片的工作特性和进行电路设计至关重要。
DS90C363A/DS90CF363A与DS90C363/DS90CF363向后兼容,是引脚对引脚的替换方案。同时,该芯片还可在一定条件下替代DS90CF563(5V,65MHz)和DS90CF561(5V,40MHz)FPD-Link发射器,但需要进行一些电源和电平方面的调整。
芯片的输入时钟存在周期抖动,通过有意将输入时钟(TxCLKin)左右偏移3ns来模拟这种抖动。在不同的工作频率下,需要调整N周期以保持2µs周期内3ns的周期抖动。
在设备启用(PWR DOWN = HIGH)时,发射器输入时钟必须始终存在。如果时钟停止,需要使用PWR DOWN引脚禁用PLL,并在重新应用输入时钟信号后将PWR DOWN引脚保持低电平,以确保设备正确复位和PLL锁定。
发射器的输出在电源达到2V之前保持三态,当VCC达到3V且Powerdown引脚高于1.5V后10 ms,时钟和数据输出开始切换。可以通过将Powerdown引脚置低将设备置于电源关闭模式,此时每个设备的总功耗将降至5 µW(典型值)。
FPD Link接收器具有输入故障安全偏置电路,可确保浮动或终止接收器输入时接收器输出的稳定性。在某些应用中,如果不需要所有数据通道,可以将多余通道的输入留空,以最小化功耗并将未使用通道的输出锁定在稳定的高电平状态。
DS90C363A/DS90CF363A以其出色的性能和丰富的特性,为18位平板显示数据传输提供了可靠的解决方案。在实际设计中,电子工程师需要根据具体的应用需求,合理选择芯片,并严格遵循其电气特性和应用要求,以确保系统的稳定性和可靠性。你在使用这款芯片的过程中遇到过哪些问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !