瑞萨RA系列FSP库开发实战指南之ETHERC外设模块框图分析

32.5

ETHERC框图分析

RA6M5的ETHERC外设模块框图如下图所示。

32.5.1

以太网总线

见图中①处。

以太网总线（ETHER bus）向上连接到外部总线控制器和SRAM，向下连接到EDMAC仲裁器。

32.5.2

EDMAC仲裁器和通道

见图中②处。

EDMAC仲裁器用于在多个EDMAC通道之间进行仲裁，以确认要访问的EDMAC通道。而RA6M5只有一个ETHERC通道，因此只能访问ETHERC通道0（ETHERC0）。

32.5.3

ETHERC0及其MII/RMII接口

见图中③处。

ETHERC0当中包含MDIO、接收电路（Receive circuit）和发送电路（Transmit circuit），它们都连

接到了MII/RMII接口（MII interface）。

MII（Media Independent Interface）为介质独立接口。在IEEE802.3中规定的MII接口是一种用于将不同类型的PHY与相同MAC控制器相连接的通用总线。MAC控制器可以用同样的硬件接口与任何PHY 进行连接。RMII（Reduced Media Independent Interface）为简化介质独立接口，也是标准的以太网接口之一。在数据的收发上RMII比MII接口少了一倍的信号线，所以RMII一般要求是50MHz的时钟。

MDIO（Management Data Input/Output）接口，即管理数据输入输出接口，也叫SMI（Serial Management Interface）接口，即串行管理接口。MDIO或者SMI接口，是一个管理PHY的接口，用

来读/写PHY的寄存器，以控制PHY的行为或获取PHY的状态。该接口包含MDC和MDIO两条信号线，MDIO属于双向数据线，而MDC是时钟线，为MDIO提供时钟。

对比可以发现当我们使用RMII接口时，会比使用MII接口时少了一些引脚。具体如下：

MII的ET0_TX_CLK和ET0_RX_CLK在RMII中用同一个参考时钟引脚REF50CK0替换了。

MII的4位发送和接收数据引脚在RMII中变为了2位的，这会减小数据传输带宽。

RMII少了和MII中的ET0_TX_ER相对应的引脚。

RMII还少了ET0_CRS和ET0_COL引脚。这两个引脚原本用于载波检测和冲突检测，RMII接口是把CRS和RX_DV整合成CRS_DV信号线，当介质处于不同状态时会自切换该信号状态。

32.5.4

ETHERC0中断信号

见图中④处。

EDMAC是以太网专用DMA控制器，就如ETHERC0表示的是ETHERC通道0一样，EDMAC0表示的是EDMAC通道0。如果在ETHERC0和EDMAC0中都使能了相应的中断，当ETHERC0触发该中断时，会先通知到EDMAC0，然后再通过EDMAC0发送一个ETHER_EINT0中断请求信号到CPU进行进一步的处理。