提升Atmel ATA6612/ATA6613 EMC性能的实用提示

在电子设计领域，尤其是汽车电子方面，电磁兼容性（EMC）是一个至关重要的问题。今天我们将聚焦于Atmel ATA6612/ATA6613这款汽车级系统级封装（SiP）开发板，探讨如何优化其EMC性能。

文件下载：ATA6613-EK.pdf

1. Atmel ATA6612/ATA6613简介

Atmel ATA6612/ATA6613开发板高度集成，除了LIN收发器、5V稳压器和窗口看门狗外，还包含来自Atmel AVR 8位微控制器系列的汽车微控制器，具有先进的RISC架构。强大的集成微控制器为设计工程师在LIN节点开发上提供了充分的自由，但也要求针对每个应用单独考虑EMC。

目前，所有汽车制造商都深知EMC测试是汽车电子开发的重要组成部分，且EMC问题发现得越晚，成本越高。因此，他们不仅会对整车进行最终测试，还会对电子控制单元（ECU）以及设计中使用的集成电路进行测试。

2. EMC测试类型

在发射和抗扰度测试中，有两种不同类型的测量：

• 辐射测量：涉及天线、耦合夹、磁或电探头、带状线或TEM单元。
• 电耦合测量：通过对某些端口进行电耦合来测量或注入RF信号。

IC级的“经典”EMC测试会在定义的频率步长、驻留时间、测量带宽和探测器类型下测量不同频段的发射，以及通过施加定义幅度的未调制或AM调制RF信号来测量抗扰度。目前，这些测试由新的脉冲测量测试标准进行补充。

3. 提升EMC性能的通用规则

3.1 时钟频率选择

应仔细考虑开发应用真正需要的时钟频率，选择尽可能低的时钟频率，因为这是减少电磁发射的首要措施。对于LIN从节点应用，通常不需要使用外部晶体进行精确时钟生成，使用Atmel ATA6612/ATA6613内部时钟生成可以避免通过PCB路由具有快速斜率的时钟信号，从而有助于减少发射。

3.2 去耦电容放置

Atmel ATA6612/ATA6613有两个与特定VCC引脚相关的GND引脚（GND1、GND2），设计师应将去耦电容尽可能靠近相关引脚对放置。良好的去耦对于电源线路这种全局引脚至关重要。例如，在PCB布局中，应将电容C2和C8直接放置在MCUVDDx和相应的GND引脚之间，并使用最短的连接。如果使用一对电容，较小值的电容（如C8和C2）应比较大值的电容（如C14和C15）更靠近IC。

3.3 高阻抗端口处理

高阻抗微控制器端口容易受到RF干扰，因此应将阻抗保持在可接受的最低水平，或者为RF干扰提供一条低阻抗的接地路径。

3.4 外部端口处理

连接在ECU外部的端口需要特别注意。在可能的情况下，原型应允许使用去耦电容接地和串联电阻（通常10 - 100Ω是可接受的）。对于特定端口的发射问题，可以将电阻的一端连接到端口，电容连接在另一端。对于频率大于10 MHz的情况，铁氧体磁珠可能比仅使用小电阻更有效，并且其直流电阻可以忽略不计，不会导致电压下降。

3.5 去耦电容选择

电容在高频下不仅作为电容，还具有一些固有的寄生组件，如等效串联电阻（ESR）。因此，正确选择和放置去耦电容至关重要。建议组合使用两个或多个电容以实现宽带去耦，例如将10nF电容用于低频，100pF电容用于高频。同时，使用线性RF仿真工具进行模拟是很有必要的，许多陶瓷电容制造商提供S参数文件，应充分利用这些资源。

3.6 PCB布局优化

• 电路块排列：在开发PCB布局时，应合理安排不同的电路块，为敏感输入周围提供足够的空间，避免高幅度和/或高频的开关信号可能造成的干扰。如果不希望轨道之间存在耦合，可以在轨道之间插入一些接地区域；如果轨道在不同层交叉，应使轨道成直角交叉以最小化耦合面积。
• 轨道长度控制：应尽量保持轨道短，特别是那些携带具有快速斜率的开关信号或RF的轨道。电路的关键部分（如调谐器）可能需要屏蔽。应考虑电路产生或暴露的最高频率，并将关键连接的轨道长度保持在波长的1/10以下。
• 接地平面设计：接地平面应尽可能设计得坚固，最好使用具有专用接地层和电源层的多层PCB。信号层通常位于PCB的顶部和底部，接地/电源层位于内层。在Atmel ATA6612/ATA6613散热片下方应有一个坚固的接地区域，对于多层板，最好有9个过孔连接到内部接地平面；对于两层板，应连接到底层接地平面。应避免接地平面中的插槽，以防止形成不必要的插槽天线，同时避免出现小的“孤岛”，不同的接地区域需要使用足够数量的过孔连接。
• 差分信号布线：差分信号应彼此靠近布线，两条线路的轨道长度应相同。应避免产生大的环路，并考虑回流路径。环路面积越大，电路的抗扰度越低，受影响的频率也越低。
• 层间跳跃控制：在电路板开发过程中，应尽量减少层间跳跃（除了只携带静态信号或非常低频的信号轨道）。每个过孔，特别是从顶层到底层的“长”过孔，都会引入一些电感。对于去耦电容的接地连接，应特别注意，建议在电容附近并行放置多个过孔。

4. 电容等效电路模型

电容的等效电路模型中，最简单的模型仅包括标称电容、等效串联电阻和寄生串联电感的串联连接。ESR决定了电容在串联谐振时达到的最低阻抗。在串联谐振以上，电容的阻抗将随频率增加，表现得像一个电感器。更复杂的模型还包括Cp和Rp组件。

由于不同类型和值的电容具有不同的串联谐振频率，因此建议组合使用多个电容以实现宽带去耦。通过模拟可以发现，将10nF和100pF的陶瓷电容并联使用，可以在20MHz到1GHz以上的频率范围内实现至少30dB的衰减。然而，实际中电容的连接会受到PCB轨道阻抗的影响，因此去耦电容应尽可能靠近彼此和需要去耦的组件，使用多层PCB并将接地平面置于信号层下方也有助于提高去耦性能。

5. EMC测试失败后的处理方法

如果设计在EMC测试中失败，对于发射问题，可以使用场探头检测电路中的潜在“热点”，或者在连接短隔离线到PCB上的“可疑”点时重新进行失败的发射测量。如果电路在抗扰度方面表现不佳，需要确定受影响的电路部分和耦合路径，然后使用上述技术来提高EMC性能。关键是要有一个坚固的接地区域，如果缺乏，可以考虑重新设计电路板或添加铜箔以进行进一步的优化。

总之，EMC设计并非神秘莫测，它只是应用物理学的一部分。尽管我们可以使用复杂的电磁仿真工具，但最终的评估和优化仍需在硬件上进行，因此在规划时应预留足够的时间。大家在实际设计中是否遇到过类似的EMC问题，又是如何解决的呢？欢迎在评论区分享你的经验。