KSZ8441HL评估板：开启IEEE 1588 PTP功能评估之旅

在工业应用中，实时时钟同步是一个关键需求，而以太网连接为其提供了有效的解决方案。KSZ8441HL评估板就是这样一个用于测试和探索KSZ8441HL IEEE 1588精密时间协议（PTP）功能的平台。下面，让我们深入了解这个评估板的特点、配置和使用方法。

文件下载：KSZ8441HLI-EVAL.pdf

评估板特性

功能丰富

• 以太网接口：具备RJ - 45接口和隔离磁体，支持Auto MDI/MDI - X，能自动检测和纠正直通线与交叉线。
• 并行主机接口：提供通用的8/16位并行主机处理器接口，方便与不同类型的处理器连接。
• 可选光纤接口：预留了100BASE - FX光纤接口，可根据需求扩展。
• 过压保护：提供线路侧和芯片侧过压保护选项，增强设备的稳定性。
• 电源管理：板载3.3V和1.8V/2.5V稳压器，可配置VDDIO为3.3V、2.5V或1.8V。
• LED指示：通过LED指示灯显示RJ - 45端口的链路状态和活动情况。
• 时钟源：板载25 MHz晶体，为设备提供稳定的时钟信号。
• 配置灵活性：通过跳线进行设备上电配置、GPIO引脚配置、I/O电压选择和串口连接。
• 其他特性：需要5V直流电压供电，配备复位开关和各种测试点。

评估板套件内容

• 评估板：KSZ8441HL评估板是核心部件。
• 文档资料：包括评估板用户指南和原理图，可从评估套件或Micrel网站获取。

硬件详细解析

设备配置

1. 跳线配置

跳线配置用于设置并行主机接口和指示EEPROM的存在。通过设置跳线，可在设备上电时完成配置。即使未设置外部跳线，内部上拉和下拉电阻也会将KSZ8441HL设置为默认配置。具体跳线功能如下：	跳线	功能	设置	默认
JP301	并行总线宽度选择	引脚1 - 2闭合：16位；引脚2 - 3闭合：8位	16位
JP302	并行总线字节序模式选择	引脚1 - 2闭合：小端模式；引脚2 - 3闭合：大端模式	小端模式
JP303	EEPROM选择	引脚1 - 2闭合：EEPROM存在；引脚2 - 3闭合：EEPROM不存在	EEPROM不存在

2. EEPROM配置

评估板配备串行EEPROM，可在设备上电时将预编程的MAC地址加载到设备中。需通过跳线设置启用EEPROM，启用后将读取串行EEPROM的前七个字，并将EEPROM的0x01 - 0x03字加载到寄存器0x010 - 0x015中。此外，EEPROM的剩余空间（0x07 - 0x3F）可由主机处理器读写使用。支持的EEPROM型号为93C46。

电源供应

评估板需要一个5V直流电源，可通过桶形电源插孔（J11）或并行主机端口提供，电流需求为200mA。在光纤操作配置下，光纤模块会额外消耗约250mA电流。早期板的J11插孔引脚直径为2.5mm，较新的板为2.1mm，推荐使用2.5mm插头，因为它通常与两种插孔尺寸兼容。若通过并行端口供电，JP3必须就位。板上有一个3.3V稳压器为KSZ8441和其他组件供电，还有一个单独的板载稳压器为KSZ8441的I/O接口（VDD_IO）提供可选的2.5V和1.8V电源。具体跳线设置如下：	跳线	功能	设置
JP3	启用来自主机端口连接器J16的+5V电源	闭合：启用；打开：禁用，通过J11使用外部电源
JP403	KSZ8441模拟电路的+3.3V电源	必须闭合
JP405	KSZ8441模拟电路的+1.2V电源	必须闭合
JP408	KSZ8441数字电路的+1.2V电源	必须闭合
JP404	VDD_IO选择	引脚2 - 3闭合：3.3V；引脚1 - 2闭合：2.5V或1.8V
JP406	VDD_IO选择	2.5V时：X；1.8V时：闭合

并行主机接口

评估板通过40针连接器（J16）将KSZ8441HL上的总线接口单元（BIU）与外部主机处理器连接。BIU是一个通用的并行主机接口，可访问端口3的MAC。为评估IEEE1588 PTP功能，需将如Micrel KSZ9692MII - PTP - EV或KSZ9692PB - PTP - EVAL等主机处理器板连接到并行接口。上电时，跳线配置决定主机接口的操作模式。接口引脚的电压电平（VDD_IO）可设置为1.8V、2.5V或3.3V，便于直接连接不同类型的主机处理器。

GPIO引脚

KSZ8441HL芯片最多有7个通用输入/输出（GPIO）引脚，可在评估板的连接器J15上使用。其中3个GPIO引脚与EEPROM信号共享，用户可进行编程。默认情况下，EEPROM信号启用，初始只有4个GPIO引脚可用。若需要更多GPIO引脚，用户需对IOMXSEL寄存器（0x0D6）进行编程：	IOMXSEL寄存器（0x0D6）	描述	设置
位5	引脚53选择EESK或GPIO3	1 = 此引脚用于EESK（默认）；0 = 此引脚用于GPIO3
位2	引脚54选择EEDIO或GPIO4	1 = 此引脚用于EEDIO（默认）；0 = 此引脚用于GPIO4
位1	引脚55选择EECS或GPIO5	1 = 此引脚用于EECS（默认）；0 = 此引脚用于GPIO5

GPIO信号位于连接器J15的奇数引脚，所有偶数引脚为接地连接。GPIO引脚可用于任何通用输入/输出，也可支持IEEE1588 PTP功能。

10/100以太网PHY端口

评估板上有一个10/100以太网PHY端口，可通过标准RJ - 45连接器和CAT - 5（或更好）UTP电缆连接到以太网流量发生器或分析仪。两个端口都支持Auto MDI/MDI - X，无需使用交叉线。使用变压器与以太网网络进行适当接口，还可安装可选的过压保护设备D5 - D12，以保护KSZ8441免受过压影响。对于10/100以太网，应通过在J12和J13的引脚3和4上安装跳线将FXSD1和FXSD2引脚拉低。

100BASE - FX光纤端口选项

评估板上有两个100BASE - FX PHY端口，但未安装必要组件。这些端口可通过光纤收发器和光纤电缆连接到以太网流量发生器或分析仪。在100BASE - FX操作中，通常将光纤信号检测输入FXSD1和FXSD2连接到光纤收发器的SD（信号检测）输出引脚，可通过跳线连接J12（端口1）和J13（端口2）的引脚1和2实现。除特殊情况外，JP77和JP78无需跳线，电容器C5和C6通常也不需要。KSZ8441FHL设备支持100BASE - FX，所有KSZ8441设备上电时处于铜缆模式，可通过清除GFCR寄存器（0x0D8 - 0x0D9）中的相应位选择光纤模式。光纤信号检测阈值内部设置为1.7V，当FXSD低于阈值时，检测不到光纤信号并产生远端故障（FEF）；当FXSD超过阈值时，检测到光纤信号。为确保正常运行，建议使用电阻分压器调整光纤收发器SD输出电压摆幅，以匹配FXSD引脚的输入电压阈值。用户也可选择不实现FEF功能，此时可通过跳线JP77和JP78将FXSD输入引脚拉高。

LED指示灯

评估板为每个PHY端口提供两个LED（PxLED1，PxLED0），LED指示灯可编程为四种不同状态，通过SGCR7寄存器（0x00E - 0x00F）的位[9:8]选择LED模式。此外，评估板还有一个3.3V电源的电源LED（D3），当D3亮起时，表示板上的3.3V电源开启。端口1和端口2的活动LED指示灯由3.3V供电，与设备选择的VDD_IO无关。

跳线和连接器列表

评估板上的跳线和连接器具有不同的功能，具体如下：	跳线/连接器	描述	设置
JP2	芯片电源关闭启用	放置跳线可实现全芯片电源关闭
JP3	来自主机端口连接器J16的+5V电源	闭合：启用；打开：禁用，使用外部电源
JP10, 11	光纤模块电源选择	无光纤模块时保持打开
JP77, 78	端口1和端口2的FXSD1, FXSD2光纤信号检测输入	通常不使用
JP301 - 303	跳线选项	见跳线配置表
JP403 - 408	电源供应跳线选项	见电源供应表
J12, J13	端口1和端口2的RJ45连接器	-
JP409	+5V直流电源插孔	-
J1, J2	启用双向复位信号	打开：本地复位信号不影响主机处理器板；闭合：启用两个方向的复位信号
J11	FXSD引脚连接	引脚1 - 2闭合：连接到光纤模块的SD信号；引脚3 - 4闭合：将FXSD引脚接地，用于铜缆模式
J15	GPIO头	-
J16	并行主机端口接口（端口3）	-

评估板布局

评估板的布局如图所示，关键区域已明确标注。KSZ8441HL评估板与KSZ9692PB SOC板（KSZ9692 - MII - PTP - EV）配合使用，可为IEEE1588 PTP功能提供完整的评估平台。在此设置中，KSZ8441评估板的端口3通过其并行主机接口连接到SOC板。

使用评估板

KSZ8441HL评估板旨在为设计师提供一个平台，用于研究和评估KSZ8441设备的功能，但它并非用于整个产品设计的完整开发系统。在使用过程中，你是否遇到过一些特殊的配置问题呢？欢迎在评论区分享你的经验。

参考文档

在进行评估和开发时，可参考以下文档：

• KSZ8441HL数据手册（联系Micrel获取最新版本）
• KSZ8441HL评估板原理图（联系Micrel获取最新版本）
• KSZ8441HL评估板Gerber文件
• IEEE802.3规范
• KSZ8441HL评估套件用户指南

希望通过以上介绍，你对KSZ8441HL评估板有了更深入的了解。在实际应用中，充分利用评估板的特性和功能，将有助于你更好地实现以太网连接和实时时钟同步。