KSZ8852HLE评估板使用指南：开启以太网开关评估之旅

在当今数字化的时代，以太网技术在数据传输和网络连接中扮演着至关重要的角色。对于电子工程师而言，对以太网开关进行评估和测试是设计和开发过程中的关键环节。今天，我们就来深入了解一下KSZ8852HLE评估板，看看它如何为我们提供一个测试和探索KSZ8852HLE以太网开关功能的平台。

文件下载：KSZ8852HLE-EVAL.pdf

一、评估板简介

KSZ8852HLE评估板为测试和探索KSZ8852HLE以太网开关的功能提供了一个理想的平台。KSZ8852HLE是一款集成的3端口10BASE - T / 100BASE - TX/FX管理型以太网交换机，具备两个10/100 PHY端口，以及通过端口3与主机处理器进行通用并行接口连接的能力。它集成了10/100BASE - T/TX/FX交换系统的所有功能，包括交换引擎、帧缓冲区管理、地址查找表、队列管理、MIB计数器、媒体访问控制器（MAC）和PHY收发器接口，并且完全符合IEEE 802.3标准（10BASE - T和100BASE - TX）。

二、评估板特性

1. 核心组件

• 集成交换机：采用Micrel的KSZ8852HLE集成3端口10/100管理型以太网交换机，为数据交换提供强大支持。
• 以太网接口：配备两个带有RJ - 45插孔和隔离磁体的以太网LAN接口（端口1和2），支持Auto MDI/MDI - X功能，可自动检测和纠正直连和交叉电缆。
• 并行接口：提供通用的8/16位并行主机处理器接口（端口3），方便与不同类型的主机处理器连接。

2. 保护与供电

• 过压保护：具备线路侧和芯片侧过压保护功能（可选），增强了评估板的稳定性和可靠性。
• 电源管理：板载3.3V和1.8V/2.5V稳压器，可配置为3.3V、2.5V或1.8V的VDDIO操作，并且评估板可通过单一5V直流电源供电。

3. 其他特性

• EEPROM接口：具备串行接口用于EEPROM，可在开机时将MAC地址加载到设备中。
• LED指示灯：提供RJ - 45端口的链路状态和活动指示灯，方便用户实时了解网络连接情况。
• 时钟源：配备25 MHz晶体，为系统提供稳定的时钟信号。
• 跳线配置：提供用于设备上电配置的跳线，以及用于GPIO引脚和I/O电压选择的跳线，方便用户根据需求进行灵活配置。
• 测试点：设置了各种测试点，便于工程师进行调试和测试。

三、评估板套件内容

KSZ8852HLE - EVAL套件包含以下内容：

• 评估板：KSZ8852HLE评估板，是整个评估系统的核心。
• 用户指南：KSZ8852HLE评估板用户指南，为用户提供详细的配置和使用说明。
• 原理图：KSZ8852HLE评估板原理图，可在Micrel网站的评估套件文档中获取，帮助用户深入了解评估板的电路设计。

四、硬件详细描述

1. 设备配置

（1）Strap - in配置

Strap - in配置用于设置并行主机接口并指示EEPROM的存在。通过设置可用的配置跳线，在设备上电时完成配置。即使未设置外部strap - in跳线，内部上拉和下拉电阻也会将KSZ8852HLE设置为默认配置。具体跳线设置如下表所示：	JUMPER	FUNCTION	SETTING	DEFAULT
JP301	Parallel Bus Width select	Pins 1 - 2 closed: 16 - bit Pins 2 - 3 closed: 8 - bit	16 - bit
JP302	Parallel Bus Endian - mode select	Pins 1 - 2 closed: Little Endian Pins 2 - 3 closed: Big Endian	Little Endian
JP303	EEPROM select	Pins 1 - 2 closed: EEPROM present Pins 2 - 3 closed: EEPROM not present	EEPROM not present

（2）EEPROM配置

评估板配备串行EEPROM，可在开机时将预编程的MAC地址加载到设备中。需要将strap - in选项设置为启用EEPROM存在，启用后，将读取串行EEPROM的前七个字，并将EEPROM中的0x01 - 0x03字加载到寄存器0x010 - 0x015中。此外，EEPROM的其余空间（0x07 - 0x3F）可由主机处理器根据需要进行读写操作。支持的EEPROM型号为93C46。

2. 电源供应

评估板需要单一的5V直流电源，可通过桶形电源插孔（J11）或并行主机端口提供。早期板的J11插孔引脚直径为2.5mm，较新板为2.1mm，建议使用2.5mm插头，因为它通常与两种插孔尺寸兼容。如果通过并行端口为评估板供电，JP3必须就位。板上有一个3.3V稳压器为KSZ8852HLE和其他组件供电，还提供了一个单独的板载电压稳压器，用于为KSZ8852HLE的I/O接口（VDD_IO）提供可选的2.5V和1.8V电源。具体跳线设置如下表所示：	JUMPER	FUNCTION	SETTING
JP3	Enable +5V supply from host - port connector J16	Closed: enabled Open: disabled, use external power supply through J11
JP403	+3.3V supply for KSZ8852 analog circuits	Must be closed
JP405	+1.2V supply for KSZ8852 analog circuits	Must be closed
JP408	+1.2V supply for KSZ8852 digital circuits	Must be closed
JP404	VDD_IO selection	3.3V: Pins 2 - 3 closed 2.5V: Pins 1 - 2 closed 1.8V: Pins 1 - 2 closed
JP406	VDD_IO selection	3.3V: X 2.5V: open 1.8V: Closed

3. 端口3并行主机接口

评估板通过40引脚连接器（J16）将KSZ8852HLE上的总线接口单元（BIU）与外部主机处理器连接。BIU是一个通用的并行主机接口，可访问端口3的MAC。该40引脚连接器是标准的双行直针插头。要访问内部寄存器、MIB计数器等，需要将主机处理器板（如Micrel KSZ9692MII - PTP - EV板）连接到并行接口。Strap - in配置决定了上电时主机接口的操作模式。接口引脚的电压电平（VDD_IO）可设置为1.8V、2.5V或3.3V，以便直接连接不同类型的主机处理器。具体信号描述如下表所示：	Signal	Pin No.	Type	Function
CMD SD[15:0]	28 5 - 20	Input I/O	SD[7:0] -> A[7:0] 1 st address access and SD[2:0] -> A[10:8] 2 nd address access when CMD = “1” (SD[7:3] are not used during 2 nd address access). Command Type Shared Data Bus In 16 - bit mode: SD[15:0] -> D[15:0] data access when CMD = “0”. SD[10:2] -> A[10:2] address access and SD[15:12] -> BE[3:0] byte enable access when CMD = “1” (SD[1:0] and SD[11] are not used). In 8 - bit mode: SD[7:0] -> D[7:0] data access when CMD = “0”.
CSN	23	Input	1: Command access for address and byte enable Chip Select Enable Chip Enable is an active low signal used to enable the shared data bus access.
INTRN	31	Output	Interrupt This low active signal asserted low when an interrupt is being requested.
RDN	36	Input	Asynchronous Read This low active signal is asserted to low during a read cycle. A 4.7K pull - up resistor is recommended on this signal.
WRN	35	Input	Asynchronous Write This low active signal is asserted low during a write cycle.
PME/ EEPROM	27	Output/ Input	Power Management Event This output signal indicates that a Wake On LAN event has been detected. The KSZ8852HLE is requesting the system to wake up from low power mode. Its assertion polarity is programmable with the default polarity to be active low. EEPROM select Configuration Mode During Power - on/Reset time this pin is an input and the strap - in value is read by KSZ8852HLE to determine the presence of an EEPROM. (see description of JP303 in Table 1)
RSTN	24	Input	Reset This is the Hardware reset pin. It is active Low. This reset input is required to be low for a minimum of 10 ms after supply voltages VDD_IO and 3.3V are stable.
+5V	1, 3		Power supply Connection to +5V supply of the Host processor board.
GND	2, 4, 21, 22, 25, 26, 29, 33, 34, 37 - 40		Ground
N.C.	30, 32

4. GPIO引脚

KSZ8852HLE芯片最多有7个通用I/O（GPIO）引脚，可在评估板的连接器J15上使用。其中3个GPIO引脚与EEPROM信号共享，并且可由用户编程。默认情况下，EEPROM信号启用，因此最初只有4个GPIO引脚可用。如果需要超过4个GPIO引脚，用户需要对IOMXSEL寄存器（0x0D6）进行如下编程：	IOMXSEL register (0x0D6)	Description	Setting
Bit 5	Selection of EESK or GPIO3 for Pin 53	1 = This pin is used for EESK (default) 0 = This pin is used for GPIO3
Bit 2	Selection of EEDIO or GPIO4 for Pin 54	1 = This pin is used for EEDIO (default) 0 = This pin is used for GPIO4
Bit 1	Selection of EECS or GPIO5 for Pin 55	1 = This pin is used for EECS (default) 0 = This pin is used for GPIO5

GPIO信号位于连接器J15的奇数引脚，所有偶数引脚为接地连接。

5. 10/100以太网PHY端口

评估板上有两个10/100以太网PHY端口，可通过标准RJ - 45连接器使用CAT - 5（或更好）UTP电缆连接到以太网流量发生器或分析仪。两个端口都支持Auto MDI/MDI - X功能，无需使用交叉电缆。使用变压器进行与以太网网络的正确接口，此外，还可安装可选的过压保护设备D5 - D12，以在过压情况下保护KSZ8852HLE。需要通过在J12和J13的引脚3和4上安装跳线将FXSD1和FXSD2引脚拉低。

6. 100BASE - FX光纤端口选项

评估板支持可选的100BASE - FX光纤模块，但KSZ8852HLE不具备此功能。对于需要在一个或两个100 Mbps端口上使用光纤的应用，建议使用KSZ8462HL。

7. LED指示灯

评估板为每个PHY端口提供两个LED（PxLED1，PxLED0），这些LED指示灯可编程为四种不同状态。通过SGCR7寄存器（0x00E - 0x00F）的位[9:8]选择LED模式。具体LED模式定义如下表所示：	SGCR7 Control Register (0x00E - 0x00F) Bits[9:8]	00 (default)	01	10	11
PxLED1	Speed	Active	Duplex	Duplex
PxLED0	Link/Active	Link	Link/Active	Link

此外，评估板还有一个用于3.3V电源的电源LED（D3），当D3亮起时，表示评估板的3.3V电源已开启。端口1和端口2的活动LED指示灯由3.3V供电，与设备选择的VDD_IO无关。

8. 跳线和连接器列表

评估板上的跳线和连接器功能及设置如下表所示：	Jumper	Description	Setting
JP2	PWRDN Chip Power - down	Place Jumper for full chip power - down
JP3	Enable +5V supply from host - port connector	Closed: enabled Open: disabled
JP10, 11	Power selection for the Fiber module	Leave open when no Fiber Module present
JP77, 78	FXSD1, FXSD2 Fiber signal detect input for Port 1 and Port 2 (not used)
JP301 - 303	Strapping options	See Table 1
JP403 - 408	Power - supply strapping options	See Table 2
JP409	Enable bi - directional Reset signal	Closed: enable Reset signal on both directions Open: Local reset signal does not affect the host processor board.
J1, J2	RJ45 connectors for Port - 1 and Port - 2
J11	+5V DC Power Jack
J12, J13	FXSD pin connections	Pins 1 - 2 closed: connect to SD signal from fiber module Pins 3 - 4 closed: ground the FXSD pins, for copper mode
J15	GPIO Header
J16	Parallel Host - port interface (Port - 3)

9. 板布局

评估板的布局如图所示，关键区域已标明。KSZ8852HLE评估板可直接与KSZ9692PB SOC板（KSZ9692 - MIIPTP - EV）接口，提供一个完整的评估平台。在这种设置中，KSZ8852HLE的端口3通过其并行主机接口连接到SOC板。有关此配置的更多详细信息，请参考KSZ8462HL评估套件用户指南。

五、评估板使用说明

KSZ8852HLE评估板旨在为设计师提供一个平台，用于研究和评估KSZ8852HLE设备的功能，但它并非用于整个产品设计工作的完整开发系统。

六、参考文档

在使用评估板的过程中，可参考以下文档：

• KSZ8852HLE数据手册
• KSZ8852HLE评估板原理图
• KSZ8852HLE评估板Gerber文件
• IEEE802.3规范
• KSZ8462HL评估套件用户指南

通过对KSZ8852HLE评估板的详细了解，我们可以更好地利用它来测试和评估KSZ8852HLE以太网开关的性能。在实际应用中，工程师们可以根据具体需求对评估板进行灵活配置，以满足不同的测试场景。大家在使用过程中有没有遇到过一些有趣的问题或者独特的配置经验呢？欢迎在评论区分享。