KSZ8081MLX：10BASE-T/100BASE-TX物理层收发器的技术剖析

在当今的网络通信领域，物理层收发器扮演着至关重要的角色。KSZ8081MLX作为一款单电源的10BASE-T/100BASE-TX以太网物理层收发器，以其高度集成和紧凑的特性，为数据传输提供了可靠的解决方案。下面，我们将深入剖析这款收发器的各项特性、功能以及应用场景。

文件下载：KSZ8081MLX-EVAL.pdf

一、产品概述

KSZ8081MLX是一款高度集成的单电源以太网物理层收发器，它能够通过标准的CAT - 5非屏蔽双绞线（UTP）电缆进行数据的发送和接收。这款产品具有以下显著特点：

1. 高度集成：采用片上差分对终端电阻，集成低噪声稳压器为1.2V核心供电，支持1.8/2.5/3.3V数字I/O接口，有效降低了电路板成本并简化了布局。
2. 接口支持：提供媒体独立接口（MII），可直接与符合MII标准的以太网MAC处理器和交换机连接。
3. 诊断功能：具备诊断特性，如基于LinkMD® TDR的电缆诊断功能，可识别故障铜缆；参数化NAND树支持，能检测芯片I/O与电路板之间的故障。
4. 封装形式：采用48引脚、无铅LQFP封装。

二、引脚描述与配置

2.1 引脚分配

KSZ8081MLX的48引脚7mm x 7mm LQFP封装包含了多种功能引脚，如电源引脚（VDD_1.2、VDDA_3.3、VDDIO）、接地引脚（GND）、数据收发引脚（RXM、RXP、TXM、TXP）、时钟引脚（XO、XI）、管理接口引脚（MDIO、MDC）等。每个引脚都有其特定的功能和用途，例如：

• VDD_1.2：为1.2V核心供电，需通过电源走线或平面与引脚31连接，并使用2.2µF和0.1µF电容进行去耦。
• MDIO：管理接口（MII）数据I/O引脚，具有弱上拉特性，为开漏输出，需要外部1.0kΩ上拉电阻。

2.2 跳线选项

PHYAD[1:0]跳线引脚在复位释放时被锁存。在某些系统中，RMII MAC接收输入引脚在电源上电或复位期间可能会驱动高低电平，导致PHYAD[1:0]跳线引脚被锁存到意外的高低状态。此时，应在PHYAD[1:0]跳线引脚上添加外部上拉（4.7kΩ）或下拉（1.0kΩ）电阻，以确保正确锁存预期值。

三、功能描述

3.1 10BASE - T/100BASE - TX收发器

3.1.1 100BASE - TX发送

该功能包括并行到串行转换、4B/5B编码、扰码、NRZ到NRZI转换以及MLT3编码和传输。输出信号的典型上升/下降时间为4ns，符合ANSI TP - PMD标准。

3.1.2 100BASE - TX接收

接收功能包括自适应均衡、DC恢复、MLT3到NRZI转换、数据和时钟恢复、NRZI到NRZ转换、解扰、4B/5B解码以及串行到并行转换。

3.1.3 扰码器/解扰器（仅100BASE - TX）

扰码器用于扩展传输信号的功率谱，降低电磁干扰（EMI）和基线漂移；解扰器用于恢复扰码信号。

3.1.4 10BASE - T发送

10BASE - T驱动器与100BASE - TX驱动器集成，可使用同一磁体进行传输，输出典型幅度为2.5V峰值的信号。

3.1.5 10BASE - T接收

接收端使用输入缓冲器和电平检测静噪电路，通过差分输入接收器电路和锁相环（PLL）进行解码。

3.1.6 SQE和JABBER功能（仅10BASE - T）

在10BASE - T操作中，每个帧传输后会在COL引脚输出一个短脉冲进行SQE测试。如果发送使能（TXEN）高电平持续超过20ms（JABBER），则禁用10BASE - T发送器并将COL引脚置高；如果TXEN低电平持续超过250ms，则重新启用发送器并将COL引脚置低。

3.1.7 PLL时钟合成器

KSZ8081MLX从外部25MHz晶体、振荡器或参考时钟生成所有内部时钟和系统定时的外部时钟。

3.1.8 自动协商

符合IEEE 802.3规范第28条定义的自动协商协议，允许非屏蔽双绞线（UTP）链路伙伴选择最高的共同操作模式。自动协商的优先级顺序为：100BASE - TX全双工 > 100BASE - TX半双工 > 10BASE - T全双工 > 10BASE - T半双工。

3.2 MII接口

MII接口符合IEEE 802.3规范，提供了MII PHY和MAC之间的通用接口，具有15个引脚，支持10Mbps和100Mbps数据速率，数据传输和接收独立。

3.3 背对背模式 - 100Mbps铜中继器

两个KSZ8081MLX设备可以背对背连接，形成100BASE - TX到100BASE - TX铜中继器。在MII背对背模式下，需要将CONFIG[2:0]跳线引脚设置为110，并连接一个共同的25MHz参考时钟。

3.4 MII管理（MIIM）接口

支持IEEE 802.3 MII管理接口，允许上层设备（如MAC处理器）监控和控制KSZ8081MLX的状态。默认情况下，支持唯一PHY地址1到7和广播PHY地址0。

3.5 中断（INTRP）

INTRP引脚是一个可选的中断信号，用于通知外部控制器KSZ8081MLX PHY寄存器的状态更新。通过设置寄存器1Bh的位[15:8]可以启用和禁用中断条件。

3.6 HP Auto MDI/MDI - X

该功能消除了在KSZ8081MLX与其链路伙伴之间选择直连电缆或交叉电缆的需要。默认情况下启用，可通过向寄存器1Fh的位[13]写入‘1’禁用。

3.7 环回模式

支持本地（数字）环回和远程（模拟）环回操作，用于验证模拟和/或数字数据路径。

3.8 LinkMD®电缆诊断

使用时域反射计（TDR）分析布线系统，可检测开路、短路和阻抗不匹配等常见布线问题。

3.9 NAND树支持

提供参数化NAND树支持，用于检测芯片I/O与电路板之间的故障。

3.10 电源管理

包括节能模式、能量检测掉电模式、掉电模式和慢振荡器模式，可有效降低功耗。

四、寄存器描述

KSZ8081MLX包含多个控制和状态寄存器，如基本控制寄存器（Register 0h）、基本状态寄存器（Register 1h）等。每个寄存器都有其特定的功能和位定义，例如：

• Register 0h：包含复位、环回、速度选择、自动协商启用等控制位。
• Register 1h：包含100BASE - T4能力、100BASE - TX全双工能力等状态位。

五、操作特性

5.1 绝对最大额定值

包括电源电压、输入电压、输出电压、引脚温度和存储温度等参数，超过这些额定值可能会损坏设备。

5.2 工作额定值

规定了不同电源电压和环境温度下的工作范围，设备在超出这些范围时可能无法正常工作。

六、电气特性

在TA = 25°C的条件下，给出了电源电流、CMOS电平输入输出、LED输出等参数的典型值和范围。

七、时序图

详细描述了MII SQE时序、MII发送时序、MII接收时序、自动协商时序、MDC/MDIO时序和电源上电/复位时序等，为工程师进行电路设计和调试提供了重要参考。

八、复位电路

推荐了两种复位电路，一种适用于由电源触发复位的情况，另一种适用于由其他设备（如CPU或FPGA）驱动复位的情况。

九、参考电路

包括LED跳线引脚的参考电路、参考时钟的连接和选择、磁性元件的连接和选择等，为实际应用提供了具体的电路设计方案。

十、目标应用

KSZ8081MLX适用于多种应用场景，如游戏机、IP电话、IP机顶盒、IP电视、LOM和打印机等。

KSZ8081MLX以其丰富的功能、良好的电气特性和广泛的应用场景，为电子工程师提供了一个可靠的以太网物理层收发解决方案。在实际设计中，工程师需要根据具体需求合理配置引脚、寄存器和电路，以确保设备的正常运行。你在使用这款收发器的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。