面向高速BLDC风机：纳芯微MT6816/MT6701固有1°安装角误差全链路校准技术-艾毕胜电子

摘要

纳芯微 MT6816、MT6701 为工业级 AMR 磁编码器，凭借小体积、宽温域、集成 AFE 信号调理等优势，大规模配套 5～6.5 万转超高速 BLDC 风机 FOC 位置检测系统。量产装配受磁钢注塑公差、轴承同轴度、PCB 贴装偏移、壳体装配间隙影响，编码器芯片与永磁磁钢转轴普遍形成固定 1° 机械安装倾角，引发 SIN/COS 正交信号幅值失衡、相位偏移、波形椭圆畸变，角度解算衍生 2 次主导谐波与微量 4 次谐波误差；在超高电气频率工况下，位置误差经 FOC 三环控制放大，造成换相偏移、转矩脉动增大、风机高频啸叫、整机效率下降。本文以 1° 装配倾角为标定条件，结合 MT6816/MT6701 内部电桥架构建立畸变信号数学模型，拆分硬件链路误差与算法解算误差，提出片上寄存器配置校准 + 硬件 PCB 链路优化 + 软件椭圆拟合 + 自适应谐波闭环补偿全链路分层校准方案，覆盖磁传感、信号采样、ADC 采集、角度解算全流程。样机搭载 65000rpm 高速风机实测：原始 1° 偏角下编码器 INL±0.22°，经全链路校准后 INL 优化至 ±0.039°，2 次谐波抑制率 93.2%、4 次谐波抑制 86.1%，满足超高速 FOC±0.1° 电角度反馈指标，有效放宽产线装配公差，降低工装治具生产成本。 关键词：AMR 磁编码器；MT6816；MT6701；1° 安装倾角；正交畸变；全链路校准；高速 BLDC 风机；FOC 位置反馈

一、引言

高速 BLDC 风机正向 6 万转以上高功率密度、小型化发展，磁编码器逐步替代霍尔传感器成为无感 / 有感 FOC 闭环主流位置采集器件。纳芯微 MT6701 单芯片集成信号放大、失调修正、ADC 转换、CORDIC 角度解算，MT6816 支持差分模拟 SIN/COS 原始信号输出，两款芯片基于 AMR 坡莫合金惠斯通电桥原理，理想工况输出两路相位差 90° 标准正交正弦信号。

量产装配环节无法实现磁钢轴线与编码器芯片法线绝对垂直，行业常规装配公差区间 0.5°～1.5°，1° 安装倾角为最普遍固有误差。区别于大倾角故障易被筛选剔除，1° 微小偏角在常温静态下误差表现微弱，但在 6.5 万转高速运行时，电机基频可达 800Hz 以上，正交畸变带来的周期性谐波误差被转速持续放大，直接劣化电流环、速度环控制精度。现有校正方案大多局限于后端软件补偿，忽略编码器片上硬件失调、PCB 采样链路引入的附加误差，校正效果受限。

本文针对 MT6816/MT6701 芯片硬件特性，从磁钢 - 编码器空间磁场分解入手，划分磁传感链路、片上 AFE 链路、PCB 采样链路、MCU 角度解算链路四大误差来源，建立 1° 安装倾角全链路畸变模型，分级实施片上寄存器预校准、硬件布线降噪、软件畸变校正、谐波闭环补偿，形成一套可直接量产落地的全链路校准方案，适配高速风机批量生产。

二、MT6816/MT6701 芯片架构与 1° 安装倾角畸变机理

2.1 芯片基础架构

MT6701：内置可编程增益放大器、失调 DAC、模数转换器、硬件 CORDIC 解算单元，串行 SPI 输出数字角度；可通过 I2C 寄存器配置通道增益、零点偏移、片上滤波参数。 MT6816：输出原始模拟 SIN/COS 差分正交信号，无内置角度解算，由主控 MCU 完成 ADC 采样与反正切运算，灵活性更高，多用于高精度高速驱动板。 两款芯片内部均为空间正交排布 AMR 电桥，仅响应芯片平面 XY 方向磁场分量，垂直 Z 向磁场分量会造成电桥磁阻非线性漂移，是 1° 倾角畸变的物理源头。

2.2 1° 安装倾角空间磁场分解模型

设磁钢轴线与编码器芯片法线夹角$$alpha=1^cir$$，永磁体额定磁场$$B_{total$$做空间正交分解：

$$B_{xy$$为有效感应平面磁场，$$B_$$垂直分量无法被 AMR 正常检测，但会造成两组正交电桥磁阻不对称，同步诱发 SIN、COS 两路通道增益不一致与正交相位偏离 90°。小角度近似条件：$$cos1^circapprox0.9998$$，$$sin1^circapprox0.0174$$，垂直分量占比虽低，但会带来持续性非线性调制误差。

2.3 全链路误差分层来源

磁传感链路误差：1° 倾角导致磁场分量失衡，原始 S/C 信号幅值不对称、正交偏移，为原生误差；

片上 AFE 链路误差：MT6816/MT6701 内部运放固有零点失调、通道增益偏差，叠加倾角畸变进一步恶化信号质量；

PCB 采样链路误差：功率环路交变磁场串扰、差分走线不等长、采样电阻温漂，引入附加幅值与相位畸变；

MCU 解算链路误差：ADC 采样延时、量化误差、固定反正切算法误差，放大畸变带来的角度偏差。

三、1° 安装角下全链路畸变数学建模

3.1 理想正交信号表达式

无安装倾角、无硬件失调时：

$$$$：额定信号幅值，$$thet$$：转子机械转角，利萨如图为标准正圆。

3.2 叠加全链路畸变后信号模型

在$$alpha=1^cir$$装配偏角基础上，叠加芯片增益误差$$Delta $$、正交相位偏移$$Deltavarph$$、硬件零点失调$$O_s/O_$$、链路耦合干扰项，畸变信号：

对余弦项展开：$$C=AcosthetacosDeltavarphi-AsinthetasinDeltavarphi+O_$$ 信号出现正弦 - 余弦交叉耦合项，利萨图形由正圆畸变为倾斜椭圆。

3.3 角度误差频域分解

未补偿解算角度$$hattheta=arctan2(S,C$$，角度误差$$e(theta)=hattheta-thet$$，傅里叶级数分解后： $$e(theta)=E_2sin2theta+F_2cos2theta+E_4sin4theta+F_4cos4thet$$ 1° 安装偏角下无径向偏心，一次谐波系数趋近于 0，误差能量集中在2 次谐波（主导项），4 次谐波为磁阻非线性衍生次要误差，6 次及以上谐波幅值低于总误差 2%，工程可忽略。 实测标定（$$alpha=1^cir$$）：未做任何校准前提下，2 次谐波峰峰值 ±0.208°，4 次谐波峰峰值 ±0.030°，全周期 INL=±0.22°。

四、全链路四级分层校准方案

按照从前端硬件到后端算法顺序分级校准，依次消除片上误差→PCB 链路误差→椭圆畸变→残余谐波误差。

4.1 一级：编码器片上寄存器预校准（MT6816/MT6701 专属）

利用芯片可编程寄存器，在产线单点标定环节完成片上零点与增益粗校准：

MT6701：通过 I2C 配置 OFFSET 寄存器消除 S/C 通道直流零点$$O_s、O_$$，配置 PGA 寄存器微调两路通道增益，抵消芯片固有增益差；开启片上低通滤波寄存器，滤除高频窄带干扰；

MT6816：调整内置 AFE 增益寄存器，统一 SIN/COS 输出基准幅值，从芯片源头压缩原生失调误差，降低后端算法校正压力。 本步骤消除约 35% 由芯片硬件失调叠加倾角带来的基础误差。

4.2 二级：PCB 采样链路硬件优化校准

针对驱动板功率环路干扰引入的附加畸变优化布局：

编码器差分 SIN/COS 信号线严格等长平行、全程包地隔离，远离 MOS 功率走线与开关节点；

采样前端搭配 RC 无源滤波，参数匹配编码器输出带宽，滤除 PWM 开关耦合噪声；

编码器电源增加 0.1μF+10μF 分级去耦电容，抑制电源纹波带来的通道幅值波动。 硬件优化后链路附加畸变降低 90% 以上，杜绝外部噪声叠加原始倾角误差。

4.3 三级：最小二乘椭圆拟合正交预校正

电机低速匀速整圈旋转，MCU 连续采集一周期 S/C 采样数据，最小二乘拟合椭圆五参数（中心偏移、长短轴比例、椭圆倾角），通过坐标逆变换把椭圆畸变信号还原为标准正交圆信号：

一级片上 + 二级硬件 + 三级椭圆校正后，2 次谐波降至原始值 30% 左右，剩余误差以残余 2 次、4 次谐波为主。

4.4 四级：自适应谐波闭环补偿

对三级校正后信号做整周期频谱解析，实时提取 2 次、4 次谐波系数，生成动态补偿量修正最终角度： $$Deltatheta_{comp}=-E_{2k}sin2theta-F_{2k}cos2theta-E_{4k}sin4theta-F_{4k}cos4thet$$ 最终有效角度：$$theta_{out}=hattheta+Deltatheta_{comp$$；每转子旋转一圈自动刷新谐波系数，适配温度变化导致的安装偏角微量漂移，实现动态闭环补偿。

五、样机性能测试与数据分析

5.1 测试条件

测试样机：24V、65000rpm 超高速 BLDC 风机；编码器：MT6701/MT6816 两种方案分别测试，人为固定 1° 装配倾角；基准：高精度光学分度头；驱动：自研无感 FOC 驱动板。 分组：原始未校准→仅片上寄存器校准→片上 + 硬件 + 椭圆三级校准→全链路四级校准。

校准工况	全量程 INL (°)	2 次谐波峰峰值 (°)	4 次谐波峰峰值 (°)
原始无校准	±0.220	±0.208	±0.030
仅片上寄存器校准	±0.142	±0.135	±0.024
三级（片上 + 硬件 + 椭圆）	±0.068	±0.059	±0.017
全链路四级校准	±0.039	±0.0141	±0.0042

5.2 高速满载整机验证

65000rpm 连续 2h 满载运行，编码器输出角度波动稳定在 ±0.04° 以内，FOC 换相相位无偏移；

风机高频啸叫完全消除，整机驱动效率相较未校准提升 2.4%；

-20℃～+85℃宽温循环测试，受热胀冷缩带来的偏角微小变动时，自适应谐波补偿自动修正，INL 始终≤±0.045°。

5.3 工程量产价值

原产线装配公差要求 ±0.3°，采用本全链路校准方案后，装配公差放宽至 ±1.2°，兼容 1° 常规固有装配误差，降低磁钢注塑、结构件加工、装配工装成本，无需高精度自动化装配设备。

六、结论

本文围绕纳芯微 MT6816、MT6701 磁编码器 1° 固有安装倾角误差，从磁传感、片上 AFE、PCB 采样、角度解算四大链路完成畸变建模，厘清误差谐波分布规律（2 次谐波为主体、4 次谐波为辅）；提出片上寄存器预校准 + 硬件 PCB 优化 + 椭圆坐标校正 + 自适应谐波补偿全链路分级校正技术，从前到后逐层消除全链路叠加误差。

实测数据表明，全链路方案可将 1° 安装偏角带来的角度 INL 由 ±0.22° 优化至 ±0.039°，满足 6.5 万转高速 BLDC 风机 FOC 高精度位置反馈需求。校准算法轻量化，依托芯片原有寄存器与驱动 MCU 实现，无需额外外围硬件，可直接集成量产固件，对高速风机磁编码器批量降本、提升整机稳定性具备重要工程应用价值。

审核编辑 黄宇