2GB、4GB 240 - Pin DDR2 SDRAM FBDIMM 技术解析

在当今的电子设备中，内存模块的性能和稳定性对系统的整体表现起着至关重要的作用。本文将深入探讨 Micron 公司的 2GB、4GB（x72, DR）240 - Pin DDR2 SDRAM FBDIMM，从其特性、引脚分配、电气规格等多个方面进行详细解析，为电子工程师在设计过程中提供参考。

文件下载：MT36HTF51272FZ-80EM1D6.pdf

产品概述

Micron 的 FBDIMM 设备遵循了当前 FBDIMM 的行业规范，提供了高带宽、大容量的内存解决方案。该系列产品有 2GB（MT36HTF25672FZ）和 4GB（MT36HTF51272FZ）两种容量可选，采用 240 - Pin 封装，具备 DDR2 的功能和操作特性。

产品特性

基本特性

• 支持 DDR2 功能：完全支持组件数据手册中定义的 DDR2 功能和操作。
• 高速数据传输：支持 PC2 - 6400、PC2 - 5300、PC2 - 4200 等数据传输速率，链接传输速率可达 3.2 Gb/s、4 Gb/s 或 4.8 Gb/s。
• 高容量：提供 2GB（256 Meg x 72）和 4GB（512 Meg x 72）两种容量选择。
• 容错设计：具备容错能力，能够在每个方向上绕过坏的位通道工作。
• 高密度扩展：每个通道最多可支持八个 FBDIMM 设备，实现高密度扩展。

测试功能

具备混合信号内置自测试（MBIST）和中断驱动内置自测试（IBIST）功能，还支持 DRAM 测试的透明模式。

电气特性

• 电压要求：DRAM 的 (V{DD}=V{DDQ}=1.8V)，AMB 的 (V{CC}=1.5V)，AMB 和 EEPROM 的 (V{DDSPD}=3 - 3.6V)。
• 参考电压：(VREF = 0.9V) 用于 SDRAM 命令和地址终端。
• 串行存在检测（SPD）：配备 EEPROM 实现 SPD 功能。
• 其他特性：采用金边缘触点，双列设计，支持 95°C 高温操作（2X 刷新）。

关键参数

时序参数

不同速度等级的关键时序参数如下表所示：	Speed Grade	Industry Nomenclature	Data Rate (MT/s)	tRCD (ns)	tRP (ns)	tRC (ns)
-80E	PC2 - 6400	800	12.5	12.5	55
-667	PC2 - 5300	667	15	15	55
-53E	PC2 - 4200	533	15	15	55

寻址参数

Parameter	2GB	4GB
Refresh count	8K	8K
Device bank address	4 BA[1:0]	8 BA[2:0]
Device page size per bank	1KB	1KB
Device configuration	512Mb (128 Meg x 4)	1Gb (256 Meg x 4)
Row address	16K A[13:0]	16K A[13:0]
Column address	2K A[11, 9:0]	2K A[11, 9:0]
Module rank address	2 S#[1:0]	2 S#[1:0]

功耗参数

不同容量和速度等级的功耗参数如下：	容量	速度等级	IDD_IDLE_0	IDD_IDLE_1	IDD_ACTIVE_1	IDD_ACTIVE_2	IDD_TRAINING	IDD_IBIST	IDD_EI
2GB	DDR2 - 667	2600 mA	3400 mA	3900 mA	3700 mA	4000 mA	4500 mA	2500 mA
4GB（Die Rev H）	DDR2 - 667	2600 mA	3400 mA	3900 mA	3700 mA	4000 mA	4500 mA	2500 mA
4GB（Die Rev M）	DDR2 - 667	2600 mA	3400 mA	3900 mA	3700 mA	4000 mA	4500 mA	2500 mA

引脚分配与描述

引脚分配

240 - Pin DDR2 FBDIMM 的引脚分配分为正面和背面，包含多种电源、信号和控制引脚。例如，(V{DD}) 用于 DRAM 电源和 AMB DRAM I/O 电源，(V{CC}) 用于 AMB 核心电源和 AMB 通道接口电源等。

引脚描述

Symbol	Type	Description
PS[9:0]	Input	主要南向数据正线
PS#[9:0]	Input	主要南向数据负线
SCK	Input	系统时钟输入正线
SCK#	Input	系统时钟输入负线
SCL	Input	串行存在检测（SPD）时钟输入
SS[9:0]	Input	次要南向数据正线
SS#[9:0]	Input	次要南向数据负线
PN[13:0]	Output	主要北向数据正线
PN#[13:0]	Output	主要北向数据负线
SN[13:0]	Output	次要北向数据正线
SN#[13:0]	Output	次要北向数据负线
VID0	Output	电压识别，连接到 (V_{SS})，指示模块上存在 1.5V DRAM
SA[2:0]	I/O	SPD 地址输入，也用于在 AMB 中选择 FBDIMM 编号
SDA	I/O	SPD 数据输入/输出
RESET#	Supply	AMB 复位信号
VCC	Supply	AMB 核心电源和 AMB 通道接口电源（1.5V）
VDD	Supply	DRAM 电源和 AMB DRAM I/O 电源（1.5V）
VTT	Supply	DRAM 时钟、命令和地址终端电源（(V_{DD}/2)）
VDDSPD	Supply	SPD/AMB SMBus 电源
VSS	Supply	接地
M_TEST	–	用于测试 (V_{REF}) 裕量的外部连接，正常系统操作中不使用
DNU	–	不使用

系统与功能框图

系统框图

FBDIMM 通道提供了从主机控制器到 DDR2 SDRAM 设备阵列的通信路径，DDR2 SDRAM 设备通过 AMB 与通道隔离，这种物理隔离增强了通信路径，提高了内存子系统的可靠性和可用性。

功能框图

详细展示了 FBDIMM 的内部功能结构，有助于工程师理解其工作原理和信号传输路径。

电气规格

绝对最大额定值

Parameter	Symbol	Min	Max	Units	Notes
Voltage on any pin relative to (V_{SS})	(V{IN}), (V{OUT})	–0.3	+1.75	V
Voltage on (V{CC}) pin relative to (V{SS})	(V_{CC})	–0.3	+1.75	V
Voltage on (V{DD}) pin relative to (V{SS})	(V_{DD})	–0.5	+2.3	V
Voltage on (V{TT}) pin relative to (V{SS})	(V_{TT})	–0.5	+2.3	V
DDR2 SDRAM device operating case temperature	(T_{C})	0	+95	°C
AMB device operating temperature		0	+110	°C

输入直流电压和操作条件

Parameter	Symbol	Min	Nom	Max	Units	Notes
AMB supply voltage	(V_{CC})	1.46	1.5	1.54	V
DDR2 SDRAM supply voltage	(V_{DD})	1.7	1.8	1.9	V
Termination voltage	(V_{TT})	0.48 × (V_{DD})	0.5 × (V_{DD})	0.52 × (V_{DD})	V
EEPROM supply voltage	(V_{DDSPD})	3	3.3	3.6	V
SPD input high (logic 1) voltage	(V_{IH(DC)})	2.1	–	(V_{DDSPD})	V
SPD input low (logic 0) voltage	(V_{IL(DC)})	–	–	0.8	V
RESET input high (logic 1) voltage	(V_{IH(DC)})	1	–	–	V
RESET input low (logic 0) voltage	(V_{IL(DC)})	–	–	0.5	V
Leakage current (RESET)	(l_{L})	–90	–	+90	µA
Leakage current (link)	(l_{L})	–5	–	+5	µA

时钟速率

FBDIMM Link Data Rate	Reference Clock	DRAM Clock	DRAM Data Rate
3.2 Gb/s	133 MHz	266 MHz	533 Mb/s
4.0 Gb/s	167 MHz	333 MHz	666 Mb/s
4.8 Gb/s	200 MHz	400 MHz	800 Mb/s

串行存在检测（SPD）

SPD 功能通过 EEPROM 实现，其直流和交流操作条件如下：

直流操作条件

Parameter/Condition	Symbol	Min	Max	Units
EEPROM and AMB supply voltage	(V_{DDSPD})	3	3.6	V
Input high voltage: Logic 1; all inputs	(V_{IH})	(V_{DDSPD}) × 0.7	(V_{DDSPD}) + 0.5	V
Input low voltage: Logic 0; all inputs	(V_{IL})	–0.6	(V_{DDSPD}) × 0.3	V
Output low voltage: (I_{OUT}=3mA)	(V_{OL})	–	0.4	V
Input leakage current: (V{IN}=GND) to (V{DD})	(I_{LI})	0.10	3	µA
Output leakage current: (V{OUT}=GND) to (V{DD})	(I_{LO})	0.05	3	µA
Standby current	(I_{SB})	1.6	4	µA
Power supply current, READ: SCL clock frequency = 100 kHz	(I_{CCR})	0.4	1	mA
Power supply current, WRITE: SCL clock frequency = 100 kHz	(I_{CCW})	2	3	mA

交流操作条件

Parameter/Condition	Symbol	Min	Max	Units	Notes
SCL LOW to SDA data - out valid	(t_{AA})	0.2	0.9	µs
Time the bus must be free before a new transition can start	(t_{BUF})	1.3	–	µs
Data - out hold time	(t_{DH})	200	–	ns
SDA and SCL fall time	(t_{F})	–	300	ns
Data - in hold time	(t_{HD:DAT})	0	–	µs
Start condition hold time	(t_{HD:STA})	0.6	–	µs
Clock HIGH period	(t_{HIGH})	0.6	–	µs
Noise suppression time constant at SCL, SDA inputs	(t_{I})	–	50	ns
Clock LOW period	(t_{LOW})	1.3	–	µs
SDA and SCL rise time	(t_{R})	–	0.3	µs
SCL clock frequency	(f_{SCL})	–	400	kHz

模块尺寸

模块尺寸图为工程师提供了物理布局的参考，所有尺寸以毫米（英寸）为单位，图中标注了 MAX/MIN 或典型（TYP）值。

综上所述，Micron 的 2GB、4GB 240 - Pin DDR2 SDRAM FBDIMM 是一款性能出色、功能丰富的内存模块。电子工程师在进行系统设计时，需要综合考虑其特性、参数和电气规格，以确保系统的稳定性和高性能。你在实际设计中是否遇到过类似内存模块的应用问题呢？欢迎在评论区分享你的经验和见解。