一文了解ALD技术在DRAM中的应用

文章来源：半导体全解

原文作者：圆圆De圆

本文将介绍原子层沉积技术(ALD)在DRAM中的应用。

DRAM发展历程

DRAM技术一直是微电子行业中工艺技术和制造设备创新的主要驱动力。随着半导体行业向更小的器件几何形状迁移，将需要新的沉积工艺技术来满足对新材料的需求所带来的挑战，迫切需要使用更薄的薄膜，以及需要将保形膜沉积到具有越来越高的纵横比的结构中。

随着DRAM向更高密度和速度的方向收缩，位线寄生电容电容(Bitline parasitic capacitance, CBL)在缩放过程中起到了实现感裕度的关键作用。基于TechInsight的逆向工程数据，先进的DRAM制造商已经制定了不同的CBL减少的路线图。目前主流的DRAM制造公司为三星、海力士和美光，三星公司的CBL 降低方式为位线(Bitline, BL)气隙垫片结构;海力士公司采用BL金属调平配低k隔离液;美光公司在没有空气隔离剂的情况下，还需要BL低k隔离剂，同时使用BL金属膜减薄来降低CBL。因此，想要降低CBL的主流方法都是通过改变现有的BL结构或是更换新的材料膜层来实现。

薄膜技术的发展

尽管光刻机的发展备受关注，薄膜沉积设备也同样经历着持续的升级换代，以适应工艺节点的不断提升。

这些设备的核心功能是通过化学或物理方式在晶圆表面生成介质膜或金属膜。其中，主要的三种工具包括物理气相沉积(Physical vapor deposition, PVD)、化学气相沉积(Chemical vapor deposition, CVD)和原子层沉积。

随着制造工艺的精细化和沉积层的增多，薄膜沉积设备在集成电路制造流程中的关键性日益凸显。随着工艺技术的不断进步，半导体器件正朝着更复杂的结构、更高的深宽比以及三维异形设计的方向发展，在前沿的工艺制造节点中，传统的PVD和CVD工艺设备已无法胜任某些关键工艺步骤，取而代之的是ALD设备在先进工艺节点的薄膜沉积过程中扮演着日益重要的角色。ALD技术能够以单原子膜的形式将沉积物质逐层镀在基底表面，对物质的成分和厚度进行纳米级尺度的精确控制。ALD技术以其卓越的适应性，尤其是在处理高深宽比结构等复杂基底方面，被广泛应用在半导体制造的精密薄膜工艺中，包括实现大范围的均匀薄膜沉积和纳米级精确的薄膜厚度控制，尤其在低温沉积环境下表现出色。其独特的能力在于原子级别的精确控制，为半导体工艺带来了前所未有的可能性。

ALD在DRAM中的应用

原子层沉积(Atomic layer deposition, ALD)技术是一项极具吸引力的新技术，将为下一代集成电路制造提供巨大的机会。原子层沉积技术已经证明它可以克服当前薄膜沉积技术的许多局限。ALD具有无与伦比的台阶覆盖性能、卓越的均匀性和膜厚控制，以及高介电层和金属层的膜质量。

ALD技术的卓越性能将使沟槽DRAM单元的扩展远远超过100纳米的特征尺寸。随着ALD被引入主流半导体加工领域，该技术在DRAM中的应用将再次成为主要推动力。

在过去的几十年里，半导体行业见证了硅基器件和集成电路小型化的前所未有的发展趋势。半导体技术正在进入100纳米以下的时代。原子级的工艺控制将会随着特征尺寸的变小而变得更加重要，对于物质的去除、沉积都是一样的道理。

原子层沉积ALD作为一种可以实现单层精度的薄膜沉积技术已经相当成熟，现在正被引入半导体加工中。ALD的主要应用包括高k介电材料、金属电极、屏障和间隔器的沉积。其他新颖和创新的ALD应用目前也在设计阶段。

2007年，英特尔创新性地将ALD技术应用于集成电路芯片制造，首次结合了高介电系数材料和金属栅。通过ALD工艺沉积的3纳米厚HfO2层，其等效SiO2栅氧化层厚度仅为0.8纳米，这一做法实际上增大了物理厚度，但显著降低了量子隧穿效应的影响。此后，ALD技术也成功推动了摩尔定律的持续发展。

当下的20nm及以下的芯片制造行业大规模的运用ALD技术以满足不断微缩的沟道的电性以及性能的提升要求。

ALD基本原理及特点

传统化学气相沉积的特点是连续沉积和前驱体同时通入反应，与之不同的是原子层沉积是基于以良好控制的方式连续沉积单个单层或单层的部分。

如图，在ALD中，生长表面交替暴露于两种互补化学环境，即每次仅一种前驱体接触位点。反应气体或前驱体单独通入，中间以惰性气体吹扫或抽气步骤分隔，以清除残留活性源气体或副产物。

因此，ALD由个体生长周期的重复循环构成，每个循环包括：前驱体1流动、吹扫、前驱体2流动、再次吹扫。

各步骤中，前驱体分子与表面反应至所有可用位点饱和。前驱体化学和工艺条件的选择确保表面饱和后无进一步反应，保证ALD的自限性。

过量前驱体使用可减轻前驱体量轻微变化对工艺结果的影响，并有助于带走稀释副产物，防止影响后续成膜反应。故薄膜生长由表面自限制化学反应控制，而非精确控制设备工艺参数，如前驱流体和分压。由于其自限制吸附反应的特点，ALD的每个生长周期沉积一个已知恒定的厚度。

通常，沉积速率为0.1~1.0 A/循环，每个循环时间为1到10秒。循环时间主要取决于饱和行为、腔室体积和反应器设计。薄膜以一层接一层的方式生长，薄膜的总厚度由循环次数决定。由于表面反应的自限性，理想情况下，前驱体的过量使用不会增加沉积厚度。因此，ALD可以实现优异的晶圆厚度均匀性和高纵横比特征结构上的优异覆盖。

如图所示为ALD的工作原理，在某些对生长温度、热能消耗、薄膜质量及台阶覆盖有严格要求的领域，ALD的优势尤为突出。通过自我限制的生长机制和交替的表面反应，它能实现优秀的台阶覆盖和沟槽填充均匀性，从而精确调控薄膜的厚度、成分和结构。这使得ALD技术在各行各业的应用日益普及。

ALD技术现主要用于45纳米节点的高k栅介质材料的栅氧化层沉积、28纳米节点的金属互连阻挡层和钨(wolfram, W)的种子层。此外，它还在DRAM电容和3D NAND的高深宽比结构薄膜沉积等领域发挥关键作用。

目前，镀膜技术正趋向于平台整合，即在单一设备内结合PVD、ALD及CVD 等各类设备，利用真空互联技术实现全面的镀膜流程。以应用材料公司的铜互连解决方案为例，它在极高真空环境下，成功地将ALD、PVD、CVD、铜再熔、表面修饰、界面工程和测量这七项独立的工艺集于一体。

选择性ALD沉积工艺替代了原有的共性ALD沉积，消除了通孔边缘的高电阻障碍层。此方案引入了铜回流技术，成功地在紧密间隙中实现了无空洞的填充。这一创新使得通孔接触界面的电阻下降了50%，从而提升了芯片的性能和功率效率，进而推动了逻辑微缩技术的发展。

目前，ALD设备市场上，应用材料、泛林半导体及东京电子已拥有成熟的布局。值得注意的是，东京电子与先晶半导体共同占据了超过六成的市场比例。尽管国内企业也在ALD设备领域有所布局，但其市场占有率仍有待提高。‍