FDMF6820A：超小型高性能高频DrMOS模块的技术解析

在电子设计领域，功率模块的性能和尺寸往往是工程师们关注的焦点。FDMF6820A作为一款超小型、高性能、高频的DrMOS模块，在众多应用场景中展现出了卓越的优势。今天，我们就来深入剖析这款模块的特点、性能及应用要点。

文件下载：FDMF6820A.pdf

一、产品背景与更名说明

Fairchild Semiconductor已成为ON Semiconductor的一部分。由于系统要求，部分Fairchild可订购的零件编号需要更改，原编号中的下划线（_）将改为破折号（-）。大家可通过ON Semiconductor网站核实更新后的设备编号，最新的订购信息可在www.onsemi.com查询。若有系统集成相关问题，可发邮件至[e-mail]。

二、FDMF6820A的优势与特性

（一）显著优势

• 空间节省：采用6x6 mm PQFN封装，相比传统离散解决方案节省了72%的空间，这对于追求小型化设计的项目来说至关重要。
• 系统效率优化：整体系统效率经过全面优化，能有效降低能耗。
• 波形纯净：开关波形干净，振铃极小，且具备高电流处理能力。

（二）关键特性

1. 高效性能：峰值效率超过93%，能在高负载下保持出色的效率表现。
2. 高电流处理：可处理高达60 A的电流，满足多种高功率应用需求。
3. 优质封装：采用高性能PQFN铜夹封装，有助于散热和提高电气性能。
4. 驱动功能丰富：具备3 - 态3.3 V PWM输入驱动、Skip - Mode SMOD#（低侧栅极关断）输入、热警告标志以及驱动输出禁用功能（DISB#引脚）等。
5. 先进技术应用：运用Fairchild PowerTrench®技术MOSFET，实现干净的电压波形并减少振铃；低侧MOSFET采用Fairchild SyncFET™（集成肖特基二极管）技术；集成自举肖特基二极管，具备自适应栅极驱动时序以防止直通，还有欠压锁定（UVLO）功能。
6. 频率适应性：优化设计适用于高达1 MHz的开关频率，满足高频应用需求。
7. 环保合规：采用Fairchild绿色封装，符合RoHS标准。
8. 标准兼容：基于Intel® 4.0 DrMOS标准，具有良好的兼容性。

三、产品描述与工作原理

（一）产品描述

XS™ DrMOS系列是Fairchild的下一代产品，是针对高电流、高频同步降压DC - DC应用的完全优化、超紧凑、集成MOSFET加驱动器功率级解决方案。FDMF6820A将驱动器IC、两个功率MOSFET和一个自举肖特基二极管集成到一个热增强型6x6 mm封装中。通过集成方式，在驱动器和MOSFET动态性能、系统电感和功率MOSFET RDS(ON)方面对整个开关功率级进行了优化。

（二）工作原理

1. VCIN和Disable（DISB#）：VCIN引脚由欠压锁定（UVLO）电路监控。当VCIN上升到约3.1 V以上时，驱动器启用；当VCIN下降到约2.7 V以下时，驱动器禁用（GH、GL = 0）。也可通过将DISB#引脚拉低（DISB# < VIL_DISB）来禁用驱动器，此时无论PWM输入状态如何，GL和GH都保持低电平；将DISB#引脚电压升高（DISB# > VIH_DISB）则可启用驱动器。
2. 热警告标志（THWN#）：该模块提供热警告标志（THWN#），当达到激活温度（150°C）时，采用开漏输出拉至CGND；当温度降至复位温度（135°C）时，THWN#输出返回高阻抗状态。使用时，THWN#输出需要一个上拉电阻，可连接到VCIN，但THWN#不会禁用DrMOS模块。
3. 三态PWM输入：采用三态3.3 V PWM输入栅极驱动设计，具有逻辑高电平、低电平和三态关断窗口。当PWM输入信号进入并在三态窗口内保持规定的保持时间（tD_HOLD - OFF）时，GL和GH都被拉低，可实现多相电压调节器中常见的相 shedding等功能。退出三态条件时，模块会遵循PWM输入命令。
4. 低侧驱动器：低侧驱动器（GL）用于驱动接地参考、低RDS(ON)的N沟道MOSFET。其偏置在VDRV和CGND引脚之间内部连接。驱动器启用时，输出与PWM输入相位相差180°；驱动器禁用（DISB# = 0 V）时，GL保持低电平。
5. 高侧驱动器：高侧驱动器（GH）用于驱动浮动N沟道MOSFET。其偏置电压由内部肖特基二极管和外部自举电容（CBOOT）组成的自举电源电路产生。启动时，VSWH保持在PGND，CBOOT通过内部二极管充电至VDRV。PWM输入为高电平时，GH开始对高侧MOSFET（Q1）的栅极充电；Q1导通时，VSWH上升到VIN，使BOOT引脚电压为VIN + VBOOT，为Q1提供足够的VGS增强。完成开关周期时，通过将GH拉至VSWH关闭Q1，VSWH降至PGND时CBOOT重新充电至VDRV。GH输出与PWM输入同相，驱动器禁用或PWM信号在三态窗口内保持时间超过三态保持时间tD_HOLD - OFF时，高侧栅极保持低电平。
6. 自适应栅极驱动电路：驱动器IC的先进设计确保最小的MOSFET死区时间，同时消除潜在的直通（交叉传导）电流。通过感应MOSFET的状态，自适应调整栅极驱动，防止它们同时导通。在LOW - to - HIGH开关过渡（Q2关断到Q1导通）期间，自适应电路监控GL引脚电压；在HIGH - to - LOW过渡（Q1关断到Q2导通）期间，监控GH - to - PHASE引脚对的电压。
7. 跳过模式（SMOD#）：跳过模式功能可在轻载条件下提高转换器效率。SMOD#拉低时，低侧MOSFET栅极信号禁用（保持低电平），防止输出电容放电，即“二极管仿真”模式；SMOD#拉高时，同步降压转换器工作在同步模式，允许低侧MOSFET导通。

四、应用领域

FDMF6820A适用于多种场景，包括高性能游戏主板、紧凑型刀片服务器、台式计算机、工作站的V - Core和非V - Core DC - DC转换器、高电流DC - DC负载点转换器、网络和电信微处理器电压调节器以及小尺寸电压调节器模块等。

五、参数与性能

（一）绝对最大额定值

各项参数都有明确的最大和最小值限制，如电源电压、驱动电压、输出电流等。例如，输出电流（IO(AV)）在不同开关频率和输入输出电压条件下有不同的额定值，且该额定值受DrMOS峰值温度、工作条件和PCB布局等因素影响。

（二）推荐工作条件

为确保模块的最佳性能，推荐控制电路电源电压（VCIN）、栅极驱动电路电源电压（VDRV）和输出级电源电压（VIN）在特定范围内。需要注意的是，高VIN运行可能会在MOSFET开关瞬变期间在VSWH - to - GND和BOOT - to - GND节点产生过大的交流过冲，因此在设计时需要参考相关的应用信息和PCB布局指南。

（三）电气特性

包含静态电流、UVLO阈值、PWM输入特性、DISB#输入特性、SMOD#输入特性、热警告标志特性、250ns超时电路特性、高侧和低侧驱动器特性以及自举二极管特性等。这些特性在不同的条件下有具体的参数值，为工程师在设计时提供了详细的参考。

（四）典型性能特性

通过一系列图表展示了模块在不同条件下的性能，如安全工作区、功率损耗与输出电流、开关频率、输入电压、驱动器电源电压、输出电压、输出电感等的关系，以及驱动器电源电流与开关频率、驱动器电源电压、输出电流的关系，还有UVLO阈值、PWM阈值、SMOD#阈值、DISB#阈值等与温度的关系。

六、应用信息与PCB布局

（一）应用信息

1. 电源电容选择：对于电源输入（VCIN），建议使用本地陶瓷旁路电容（至少1 µF X7R或X5R电容），并将其靠近VCIN引脚，通过过孔连接到GND平面，以减少噪声并提供峰值电流。
2. 自举电路：自举电路使用电荷存储电容（CBOOT），通常100 nF X7R或X5R电容即可。在某些应用中，可能需要串联自举电阻来提高开关噪声免疫力，特别是在VIN高于15 V时，0.5 - 3.0 Ω的RBOOT值通常可有效减少VSWH过冲。
3. VCIN滤波器：VDRV引脚为高低侧功率MOSFET的栅极驱动器供电，多数情况下可直接连接到VCIN。为提高噪声免疫力，可在VDRV和VCIN引脚之间插入RC滤波器，推荐值为10 Ω和1 µF。
4. 功率损耗和效率测量与计算：提供了功率损耗的计算公式，包括输入功率、开关功率、输出功率、模块功率损耗、电路板功率损耗以及模块和电路板效率的计算方法。

（二）PCB布局指南

合理的PCB布局对于模块的性能至关重要。所有高电流路径（如VIN、VSWH、VOUT和GND铜箔）应短而宽，以降低电感和电阻，实现更稳定和均匀的电流流动，增强散热和系统性能。具体建议包括：

1. 输入陶瓷旁路电容应靠近VIN和PGND引脚，以减少高电流功率环路电感和输入电流纹波。
2. VSWH铜箔不仅是高频电流路径，还作为低侧MOSFET的散热片，应短而宽，同时注意减少与相邻走线的耦合。
3. 输出电感应靠近FDMF6820A，以减少功率损耗，并避免电感散热影响DrMOS。
4. 输出级使用PowerTrench® MOSFET，多数情况下无需VSWH缓冲器；若使用，应靠近VSWH和PGND引脚，并选择合适尺寸的电阻和电容。
5. VCIN、VDRV和BOOT电容应尽可能靠近相应的引脚对，同时考虑走线宽度和长度。
6. 从PHASE引脚到VSWH引脚应添加走线，以提高噪声裕量，并尽量缩短走线长度。
7. 布局应考虑在自举电容和BOOT引脚之间插入小值串联自举电阻，自举环路尺寸应尽可能小。插入自举电阻可控制高侧MOSFET导通转换速率和VSWH过冲，但会降低DrMOS效率，需要权衡效率和噪声。
8. VIN和PGND引脚应直接连接到VIN和电路板GND平面，避免使用热释放走线，以免增加功率路径电感，降低系统噪声免疫力。
9. GND焊盘和PGND引脚应通过多个过孔连接到GND铜箔平面，以确保稳定接地，防止因接地不良导致栅极驱动器和MOSFET故障。
10. 通过紧密放置自举电容控制BOOT引脚的振铃，避免添加额外的BOOT到PGND电容，以免导致自举二极管电流过大。
11. SMOD#和DISB#引脚分别有弱内部上拉和下拉电流源，不应添加噪声滤波电容，除非必要，不要让这些引脚浮空。
12. 在VIN和VOUT铜箔区域使用多个过孔连接顶层、内层和底层，以分配电流和热传导；VSWH铜箔上应避免过多过孔，以减少开关波形的寄生电感和噪声。关键高频组件应尽可能靠近DrMOS模块引脚，若不可行，可通过低电感过孔从背面连接。

FDMF6820A以其超小型封装、高性能和丰富的功能，为电子工程师在设计高电流、高频同步降压DC - DC应用时提供了一个优秀的选择。但在实际应用中，我们还需要根据具体的设计需求和条件，合理选择参数、优化布局，以充分发挥其性能优势。大家在使用过程中遇到过哪些问题呢？又是如何解决的呢？欢迎在评论区分享交流。