FDMF6820B：超小型高性能高频DrMOS模块的卓越之选

在电子工程师的设计工作中，电源模块的性能往往对整个系统的稳定性和效率起着关键作用。今天，我们就来深入探讨一款备受关注的产品——FDMF6820B超小型高性能高频DrMOS模块。

文件下载：FDMF6820B.pdf

1. 产品背景与注意事项

Fairchild Semiconductor已成为ON Semiconductor的一部分，在系统整合过程中，部分Fairchild可订购的零件编号需要更改以符合ON Semiconductor的系统要求，特别是要将Fairchild零件编号中的下划线（_）改为破折号（-）。大家可通过ON Semiconductor网站核实更新后的设备编号。同时，ON Semiconductor对产品有一系列的声明，如保留更改产品的权利，对产品适用性不做保证，不承担因产品应用产生的责任等，并且该产品不适合用于生命支持系统或特定医疗设备。

2. FDMF6820B产品优势与特性

2.1 显著优势

• 空间节省：采用6x6 mm PQFN封装，相比传统分立解决方案节省了72%的空间，为紧凑型设计提供了可能。
• 高效节能：系统效率经过全面优化，峰值效率超过93%，能有效降低能耗。
• 波形纯净：开关波形干净，振铃极小，有助于减少电磁干扰。
• 大电流处理能力：能够处理高达55A的电流，满足高功率需求。

2.2 关键特性

• 高性能封装：采用高性能PQFN铜夹封装。
• 3.3V PWM输入驱动：支持3.3V的3态PWM输入，兼容性强。
• 跳过模式：具备Skip - Mode SMOD#输入，可在轻载条件下提高效率。
• 过热预警：设有热警告标志，能及时提醒过热情况。
• 驱动输出禁用功能：通过DISB#引脚可禁用驱动输出。
• 内部上拉和下拉：SMOD#和DISB#输入分别有内部上拉和下拉。
• 先进MOSFET技术：采用Fairchild PowerTrench®技术MOSFET和SyncFET™技术，减少电压波形振铃。
• 集成肖特基二极管：集成自举肖特基二极管，提高电路性能。
• 自适应栅极驱动：具备自适应栅极驱动时序，防止直通电流。
• 欠压锁定：拥有Under - Voltage Lockout（UVLO）功能，增强稳定性。
• 高频优化：针对高达1MHz的开关频率进行了优化。
• 低轮廓SMD封装：符合Fairchild绿色封装和RoHS标准。
• 遵循标准：基于Intel® 4.0 DrMOS标准。

3. 产品应用领域

FDMF6820B的应用范围十分广泛，包括高性能游戏主板、紧凑型刀片服务器、桌面计算机、工作站的V - Core和非V - Core DC - DC转换器、高电流DC - DC负载点转换器、网络和电信微处理器电压调节器以及小尺寸电压调节器模块等。

4. 产品详细信息

4.1 订购信息

零件编号	电流额定值	封装	顶部标记
FDMF6820B	55 A	40引脚，Clipbond PQFN DrMOS，6.0 mm x 6.0 mm封装	FDMF6820B

4.2 引脚配置与定义

引脚配置有底部视图和顶部视图，各引脚具有明确的功能定义，如SMOD#用于控制低侧驱动器状态，VCIN为IC偏置电源，VDRV为栅极驱动器电源等。具体引脚定义如下：	引脚编号	名称	描述
1	SMOD#	当SMOD# = HIGH时，低侧驱动器是PWM输入的反相；当SMOD# = LOW时，低侧驱动器禁用。此引脚有10 µA内部上拉电流源，不要添加噪声滤波电容。
2	VCIN	IC偏置电源。建议从此引脚到CGND连接至少1 µF陶瓷电容。
3	VDRV	栅极驱动器电源。建议尽可能靠近此引脚到CGND连接至少1 µF陶瓷电容。
4	BOOT	自举电源输入。为高侧MOSFET驱动器提供电压。从此引脚到PHASE连接自举电容。
5, 37, 41		CGND IC接地。驱动器IC的接地返回。
6	GH	仅用于制造测试。此引脚必须浮空，不得连接到任何引脚。
7		PHASE 自举电容布线的开关节点引脚。与VSWH引脚电气短路。
8	NC	不连接。该引脚内部未电气连接，但为方便起见可连接到VIN。
9 - 14, 42	VIN	电源输入。输出级电源电压。
15, 29 - 35, 43	VSWH	开关节点输入。为高侧自举驱动器提供返回，并作为自适应直通保护的感测点。
16 – 28		PGND 电源接地。输出级接地。低侧MOSFET的源极引脚。
36	GL	仅用于制造测试。此引脚必须浮空，不得连接到任何引脚。
38	THWN#	热警告标志，开集输出。当温度超过跳闸极限时，输出被拉低。THWN#不禁用模块。
39	DISB#	输出禁用。当为LOW时，此引脚禁用功率MOSFET开关（GH和GL保持LOW）。此引脚有10 µA内部下拉电流源，不要添加噪声滤波电容。
40	PWM	PWM信号输入。此引脚接受来自控制器的三态3.3V PWM信号。

4.3 绝对最大额定值和推荐工作条件

绝对最大额定值规定了设备能承受的最大应力，超过这些值可能会损坏设备。推荐工作条件则是为确保设备达到最佳性能而设定的，包括控制电路电源电压、栅极驱动电路电源电压和输出级电源电压等参数。

绝对最大额定值

符号	参数	参考	最小值	最大值	单位
VCIN	电源电压	参考CGND	-0.3	6.0	V
VDRV	驱动电压	参考CGND	-0.3	6.0	V
VDISB#	输出禁用	参考CGND	-0.3	6.0	V
VPWM	PWM信号输入	参考CGND	-0.3	6.0	V
VSMOD#	跳过模式输入	参考CGND	-0.3	6.0	V
VGL	低栅极制造测试引脚	参考CGND	-0.3	6.0	V
VTHWN#	热警告标志	参考CGND	-0.3	6.0	V
VBOOT	自举电源	参考VSWH, PHASE	-0.3	6.0	V
		参考CGND	-0.3	25.0	V
VGH	高栅极制造测试引脚	参考VSWH, PHASE	-0.3	6.0	V
		参考CGND	-0.3	25.0	V
VPHS	PHASE	参考CGND	-0.3	25.0	V
VSWH	开关节点输入	参考PGND, CGND (仅DC)	-0.3	25.0	V
		参考PGND, <20 ns	-8.0	28.0	V
	自举电源	参考VDRV		22.0	V
VBOOT	参考VDRV, <20 ns		25.0	V
ITHWN#	THWN#灌电流		-0.1	7.0	mA
IO(AV)	输出电流 (1)	fSW = 300 kHz, VIN = 12 V, VO = 1.0 V		55	A
		fSW = 1 MHz, VIN = 12 V, VO = 1.0 V		50	A
θJPCB	结到PCB热阻			2.7	°C/W
TA	环境温度范围		-40	+125	°C
TJ	最大结温			+150	°C
TSTG	存储温度范围		-55	+150	°C
ESD	静电放电保护	人体模型, JESD22 - A114	2000		V
		带电设备模型, JESD22 - C101	2500		V

推荐工作条件

符号	参数	最小值	典型值	最大值	单位
VCIN	控制电路电源电压	4.5	5.0	5.5	V
VDRV	栅极驱动电路电源电压	4.5	5.0	5.5	V
VIN	输出级电源电压	3.0	12.0	16.0 (2)	V

4.4 电气特性

电气特性涵盖了静态电流、欠压锁定阈值、PWM输入特性、热警告标志特性、高低侧驱动器特性以及自举二极管特性等。例如，静态电流IQ在PWM为LOW、HIGH或浮空时典型值为2 mA；UVLO阈值在VCIN上升时为2.9 - 3.3V等。

4.5 典型性能特性

通过一系列图表展示了在不同测试条件下的性能特性，如安全工作区、功率损耗与输出电流、开关频率、输入电压、驱动器电源电压、输出电压、输出电感等的关系，以及驱动器电源电流与开关频率、驱动器电源电压、输出电流的关系，还有UVLO阈值、PWM阈值、SMOD#阈值、DISB#阈值与温度和驱动器电源电压的关系等。这些特性有助于工程师在实际应用中更好地了解和优化产品性能。

5. 功能描述

5.1 VCIN和禁用功能

VCIN引脚由欠压锁定（UVLO）电路监控，当VCIN上升到约3.1V以上时，驱动器启用；当VCIN下降到约2.7V以下时，驱动器禁用。同时，也可通过将DISB#引脚拉低来禁用驱动器，将DISB#引脚电压升高则可启用驱动器。

5.2 热警告标志

FDMF6820B提供热警告标志（THWN#），当温度达到150°C时，输出拉低到CGND；当温度下降到135°C时，输出恢复到高阻抗状态。该标志不禁用DrMOS模块。

5.3 三态PWM输入

采用三态3.3V PWM输入栅极驱动设计，当PWM输入信号进入并在三态窗口内保持一定的保持时间（tD_HOLD - OFF）时，高低侧MOSFET均被拉低，可支持多相电压调节器的相位 shedding功能。

5.4 低侧和高侧驱动器

低侧驱动器（GL）用于驱动接地参考的低RDS(ON) N沟道MOSFET，其偏置内部连接在VDRV和CGND引脚之间，与PWM输入反相。高侧驱动器（GH）用于驱动浮动N沟道MOSFET，其偏置电压由内部肖特基二极管和外部自举电容组成的自举电源电路提供，与PWM输入同相。

5.5 自适应栅极驱动电路

该电路确保最小的MOSFET死区时间，防止直通电流。在LOW - to - HIGH和HIGH - to - LOW切换过渡期间，通过监测GL和GH - PHASE引脚的电压，自适应调整栅极驱动，避免MOSFET同时导通。

5.6 跳过模式

跳过模式功能可在轻载条件下提高转换器效率。当SMOD#被拉低时，低侧MOSFET栅极信号禁用，实现“二极管仿真”模式；当SMOD#被拉高时，同步降压转换器工作在同步模式。

6. 应用信息

6.1 电源电容选择

对于电源输入（VCIN），建议使用本地陶瓷旁路电容来减少噪声和提供峰值电流，至少使用1 µF的X7R或X5R电容，并将其靠近VCIN引脚并通过过孔连接到GND平面。

6.2 自举电路

自举电路使用电荷存储电容（CBOOT），通常100 nF的X7R或X5R电容即可。在特定应用中，可能需要串联自举电阻来提高开关噪声抗扰度，阻值在0.5 - 3.0 Ω通常可有效减少VSWH过冲。

6.3 VCIN滤波

VDRV引脚为高低侧功率MOSFET的栅极驱动提供电源，多数情况下可直接连接到VCIN。为提高噪声抗扰度，可在VDRV和VCIN引脚之间插入RC滤波器，推荐值为10 Ω和1 µF。

6.4 功率损耗和效率测量与计算

通过特定的公式计算功率损耗和效率，如输入功率、开关功率、输出功率、模块功率损耗、电路板功率损耗、模块效率和电路板效率等。

7. PCB布局指南

PCB布局对FDMF6820B的性能至关重要。所有高电流路径，如VIN、VSWH、VOUT和GND铜箔应短而宽，以降低电感和电阻。同时，输入陶瓷旁路电容应靠近VIN和PGND引脚；VSWH铜箔应短而宽，既能作为高频电流路径，又能作为低侧MOSFET的散热片；输出电感应靠近FDMF6820B；VCIN、VDRV和BOOT电容应靠近相应引脚对；PHASE引脚到VSWH引脚的走线应尽量短；可在自举电容和BOOT引脚之间插入小值串联自举电阻；VIN和PGND引脚应直接连接到VIN和电路板GND平面；GND焊盘和PGND引脚应通过多个过孔连接到GND铜箔平面；SMOD#和DISB#引脚不应有噪声滤波电容；VIN和VOUT铜箔区域应使用多个过孔互连各层，VSWH铜箔应尽量减少过孔。

总结

FDMF6820B超小型高性能高频DrMOS模块凭借其卓越的性能、广泛的应用领域和详细的设计指导，为电子工程师在电源设计方面提供了一个优秀的选择。在实际应用中，工程师们需要根据具体需求，结合产品的各项特性和布局指南，确保系统的稳定性和高效性。大家在使用过程中是否遇到过类似模块的设计挑战呢？欢迎在评论区分享你的经验和见解。