深入剖析 ICS664 - 03：高清数字视频时钟源的卓越之选

在当今高清数字视频设备飞速发展的时代，时钟源的性能直接影响着整个系统的稳定性和画质表现。今天，我们就来深入了解一款专为高清电视（HDTV）数字视频设备设计的时钟源—— ICS664 - 03。

文件下载：664G-03LFT.pdf

一、产品概述

ICS664 - 03 由 Renesas 推出，主要用于为 HDTV 数字视频设备提供常见时钟速率的时钟生成与转换功能。它采用了最新的锁相环（PLL）技术，具备出色的相位噪声和长期抖动性能，能实现卓越的同步效果和高信噪比（S/N）。该产品适用于数字视频机顶盒（Digital Video STB）和数字电视（DTV）应用。不过，如果是发射机应用，建议选择 ICS664 - 01 或 ICS664 - 02；若要从 27 MHz 生成音频采样时钟，则可使用 ICS661。要是你有文档中未涵盖的输入和输出频率需求，可联系 IDT，他们能快速对产品进行修改以满足特殊要求。

二、产品特性

封装与环保

ICS664 - 03 采用 16 引脚的 TSSOP 封装，并且是无铅（Pb）封装，符合 RoHS 标准，既保证了产品的性能，又符合环保要求。

输入灵活性

它支持时钟或晶体输入，这种灵活的输入方式能满足不同设计场景的需求。

低噪声与低抖动

低相位噪声有助于提升信噪比，而最低 100 ps 的抖动表现更是在同类产品中脱颖而出，为视频信号的稳定传输提供了有力保障。

精确的乘法比率

具备精确（0 ppm）的乘法比率，能确保输出时钟的准确性。

节能模式

产品拥有掉电模式，可有效降低功耗，提高能源利用效率。

性能提升

相较于 ICS660，ICS664 - 03 在相位噪声方面有了显著改善，同时能为 720p、1080i 和 1080p YUV 标准提供高清视频时钟。

三、引脚分配与功能

ICS664 - 03 的引脚分配和功能设计十分精细，每个引脚都有其特定的作用：	引脚编号	引脚名称	引脚类型	引脚描述
1	X1/REFIN	输入	连接晶体或时钟输入
2	VDD	电源	晶体振荡器的电源
3	VDD	电源	PLL 的电源
4	S0	输入	输出频率选择，根据输出时钟选择表确定输出频率，内部上拉
5	GND	电源	PLL 的接地
6	GND	电源	晶体振荡器的 PLL 接地
7	S3	输入	输出频率选择，根据输出时钟选择表确定输出频率，内部上拉
8	S2	输入	输出频率选择，根据输出时钟选择表确定输出频率，内部上拉
9	CLK	输出	时钟输出
10	S1	输入	输出频率选择，根据输出时钟选择表确定输出频率，内部上拉
11	VDDO	电源	输出级的电源
12	SEL	输入	低电平为时钟输入，高电平为晶体输入，内部上拉
13	GND	电源	输出的接地
14	VDD	电源	电源
15	NC	无连接	不连接任何东西
16	X2	输入	连接晶体，若使用时钟输入则留空

输出时钟选择表则详细列出了不同输入频率和引脚状态下的输出频率：	输出频率（MHz）	输入 S3 S2 S1 S0	输入频率（MHz）
0 0 0 0		电源关闭
0 0 0 1	27	27（直通）
0 0 1 0	27	74.25
0 0 1 1	27	74.175824
0 1 0 0	13.5	74.25
0 1 0 1	13.5	74.175824
0 1 1 0	27	148.5000
0 1 1 1	27	148.351648
1 0 0 0	74.25	54
1 0 0 1	74.175824	54
1 0 1 0	74.25	27
1 0 1 1	74.175824	27
1 1 0 0	54	74.25
1 1 0 1	54	74.175824
1 1 1 0	54	13.5
1 1 1 1	27	13.5

四、应用信息

串联终端电阻

时钟输出走线应采用串联终端。对于 50Ω 的走线（常用的走线阻抗），应在时钟线串联一个 33Ω 的电阻，且尽量靠近时钟输出引脚。时钟输出的标称阻抗为 20Ω。

去耦电容

作为高性能混合信号集成电路，ICS664 - 03 必须与系统电源噪声隔离，以实现最佳性能。每个 VDD 与 PCB 接地平面之间必须连接 0.01µF 的去耦电容。为进一步防止系统电源噪声干扰，ICS664 - 03 应采用一个公共连接到 PCB 电源平面的方式。铁氧体磁珠和大容量电容有助于降低电源中的低频噪声，避免输出时钟相位调制。

推荐的电源连接

除 VDDO 可连接较低电压以改变输出电平外，所有电源引脚必须连接到相同电压。为实现最低抖动，建议使用专用的低压差线性稳压器（LDO）为器件供电，如 National Semiconductor 的 LP2985，可有效隔离电源噪声。

晶体负载电容

若使用晶体，器件的晶体连接应包括从 X1 到地和从 X2 到地的电容焊盘。这些电容用于调整电路板的杂散电容，以匹配晶体标称所需的负载电容。为减少可能的噪声拾取，晶体与器件之间的 PCB 走线应尽量短，且避免使用过孔。负载电容的值可通过公式 (C = 2(C{L}-6)) 大致确定，其中 (C) 是连接到 X1 和 X2 的负载电容，(C{L}) 是晶体指定的负载电容值。典型的晶体 (C_{L}) 为 18 pF，此时 (C = 2(18 - 6) = 24 pF)。由于这些电容用于调整 PCB 的杂散电容，因此需在最终布局中检查输出频率，以确定是否需要更改 (C) 的值。

PCB 布局建议

为实现最佳器件性能和最低输出相位噪声，需遵循以下 PCB 布局准则：

1. 每个 0.01µF 的去耦电容应安装在电路板的元件面，尽量靠近 VDD 引脚。去耦电容与 VDD 引脚之间不应使用过孔，连接 VDD 引脚和接地过孔的 PCB 走线应尽量短。铁氧体磁珠和大容量去耦电容与器件的距离影响相对较小。
2. 外部晶体应安装在器件旁边，走线要短。X1 和 X2 走线不应彼此相邻，应保持一定间距，并远离其他走线。
3. 为最小化电磁干扰（EMI）并获得最佳信号完整性，33Ω 的串联终端电阻应靠近时钟输出放置。
4. 最佳布局是将所有元件放置在电路板的同一侧，尽量减少穿过其他信号层的过孔（铁氧体磁珠和大容量去耦电容可安装在背面）。其他信号走线应远离 ICS664 - 03，包括器件正下方或与器件使用的接地平面层相邻的信号走线。

五、电气特性

绝对最大额定值

超过以下额定值可能会对 ICS664 - 03 造成永久性损坏：	项目	额定值
电源电压，VDD	5.5 V
所有输入和输出	-0.5 V 至 VDD + 0.5 V
环境工作温度	0 至 +70 °C
存储温度	-65 至 +150 °C
结温	125 °C
焊接温度	260 °C

推荐工作条件

参数	最小值	典型值	最大值	单位
环境工作温度	0		+70	°C
电源电压（相对于 GND 测量）	+3.0		+3.6	V

直流电气特性

除非另有说明，(VDD = 3.3 V ± 10%)，环境温度 0 至 +70°C：	参数	符号	条件	最小值	典型值	最大值	单位
工作电压	VDD		3.0		3.6	V
工作电压	VDDO		2.5		VDD	V
电源电流	IDD	无负载		35		mA
输入高电压	VIH		2			V
输入低电压	VIL				0.8	V
输出高电压	VOH	IOH = -4 mA	VDD - 0.4			V
输出高电压	VOH	IOH = -20 mA	2.4			V
输出低电压	VOL	IOL = 20 mA			0.4	V
短路电流	IOS	每个输出		±65		mA
标称输出阻抗	ZOUT			20		Ω
输入电容	CIN	输入引脚		7		pF
内部上拉电阻	RPU			120		kΩ

交流电气特性

除非另有说明，(VDD = 3.3 V ± 10%)，环境温度 0 至 +70°C：	参数	符号	条件	最小值	典型值	最大值	单位
晶体频率					28	MHz
输出时钟上升时间	tOR	20% 至 80%，15 pF 负载			1.5	ns
输出时钟下降时间	tOF	80% 至 20%，15 pF 负载			1.5	ns
输出占空比	tOD	在 VDD/2，15 pF 负载	40	49 至 51	60	%
上电时间	tPU	有效电源开启到有效输出		1		ms
掉电时间	tPD	电源关闭到时钟禁用		10		µs
短期抖动				100		ps p - p
长期抖动		10 µs 延迟		200		ps p - p
单边带相位噪声		10 kHz 偏移		-120		dBc
实际平均频率误差与目标值				0		ppm

热特性

参数	符号	条件	最小值	典型值	最大值	单位
结到环境的热阻	θJA	静止空气		78		°C/W
结到环境的热阻	θJA	1 m/s 气流		70		°C/W
结到环境的热阻	θJA	3 m/s 气流		68		°C/W
结到外壳的热阻	θJC			37		°C/W

六、封装与订购信息

ICS664 - 03 采用 16 引脚 TSSOP 封装，其封装尺寸符合 JEDEC Publication No. 95, MO - 153 标准。订购信息如下：	部件/订单编号	标记	运输包装	封装	温度范围
664G - 03LF	664G03LF	管装	16 引脚 TSSOP	0 至 +70 °C
664G - 03LFT	664G03LF	卷带包装	16 引脚 TSSOP	0 至 +70 °C

其中，“LF” 表示无铅（Pb）封装。

七、总结

ICS664 - 03 凭借其出色的性能、灵活的输入方式和精细的设计，为高清数字视频设备提供了可靠的时钟解决方案。在实际应用中，我们需要根据其特性和要求进行合理的电路设计和 PCB 布局，以充分发挥其优势。你在使用类似时钟源的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。