高速差分线路接收器SNx5LVDS3xxxx的设计与应用

在电子设计领域，高速数据传输一直是一个关键的需求。SNx5LVDS3xxxx系列高速差分线路接收器，包括SN55LVDS32、SN65LVDS32、SN65LVDS3486和SN65LVDS9637，为高速、可靠的数据传输提供了有效的解决方案。本文将深入探讨这些接收器的特性、应用以及设计要点。

文件下载：SN65LVDS9637DGN.pdf

一、产品特性

1. 符合标准

该系列接收器满足或超越ANSI TIA/EIA - 644标准的要求，采用低电压差分信号（LVDS）技术，将5 - V差分标准电平的输出电压降低，从而降低功耗、提高开关速度，并允许使用3.3 - V电源轨工作。在输入共模电压范围内，任何差分接收器在±100 - mV差分输入电压下都能提供有效的逻辑输出状态，且输入共模电压范围允许两个LVDS节点之间存在1 V的接地电位差。

2. 电源与速率

它们使用单一的3.3 - V电源，设计用于高达150 Mbps的信号速率。不同型号的最大推荐工作速度有所不同，例如SN65LVDS32和SN65LVDS3486为100 Mbps，SN65LVDS9637为150 Mbps。

3. 电气特性

• 输入阈值：差分输入阈值最大为±100 mV。
• 传播延迟：典型传播延迟时间为2.1 ns。
• 功耗：在最大数据速率下，每个接收器的典型功耗为60 mW。
• ESD保护：总线终端ESD保护超过8 kV。
• 输出电平：具有低电压TTL（LVTTL）逻辑输出电平，并且引脚与AM26LS32、MC3486和μA9637兼容。

4. 故障安全功能

对于需要冗余的空间和高可靠性应用，该系列接收器具有开路故障安全和冷备用功能。

二、应用领域

这些接收器广泛应用于多个领域，包括无线基础设施、电信基础设施和打印机等。在这些应用中，高速、可靠的数据传输是关键，而LVDS技术正好满足了这一需求。

三、详细设计要点

1. 引脚配置与功能

不同型号的接收器引脚配置和功能有所不同，但主要包括电源引脚（VCC和GND）、差分输入引脚（A和B）、输出引脚（Y）和使能引脚（G或EN）。例如，SN55LVDS32FK有20个引脚，SN65LVDS32有16个引脚，SN65LVDS3486有16个引脚，SN65LVDS9637有8个引脚。了解每个引脚的功能对于正确使用接收器至关重要。

2. 规格参数

• 绝对最大额定值：包括电源电压范围（-0.5 V至4 V）、输入电压范围等。超过这些额定值可能会对设备造成永久性损坏。
• ESD评级：人体模型（HBM）的静电放电电压为±8000 V。
• 推荐工作条件：电源电压为3 V至3.3 V，高电平输入电压、低电平输入电压、差分输入电压幅值和共模输入电压等都有相应的要求。不同前缀的型号（SN55和SN65）工作温度范围也不同，分别为 - 55°C至125°C和 - 40°C至85°C。
• 热信息：不同型号的热阻、降额因子和功率额定值等热参数不同，在设计时需要考虑散热问题。
• 电气特性：包括差分输入电压阈值、输出电压、电源电流、输入电流等参数。
• 开关特性：如传播延迟时间、通道间输出偏斜、输出信号上升时间和下降时间等。

3. 测量信息

文档中提供了详细的参数测量信息，包括电压定义、测试电路和波形等。例如，通过特定的测试电路和输入脉冲条件来测量传播延迟时间等参数。

4. 功能模式

接收器的输出状态取决于差分输入电压和使能信号。当差分输入信号大于100 mV时，输出为高；当差分输入电压低于 - 100 mV时，输出为低；当输入电压在 - 100 mV至100 mV之间时，输出不确定。当接收器禁用时，输出为高阻抗。此外，还具有开路故障安全功能，当输入开路时，通过300 - kΩ电阻将信号线路拉至VCC，并通过与门检测该条件，强制输出为高电平。

四、应用与实现

1. 点对点通信

这是LVDS缓冲器最基本的应用，适用于数字数据的点对点通信。在这种应用中，一个发送器（驱动器）和一个接收器组成一个通信通道，通常称为单工通信。驱动器将单端输入信号转换为差分信号，通过100 - Ω特性阻抗的平衡互连介质进行传输，接收器将差分信号转换为单端信号。

2. 设计要求与步骤

• 设计参数：包括驱动器和接收器的电源电压、输入电压、信号速率、互连特性阻抗、终端电阻等。
• 详细设计步骤
  • 设备选择：如使用Hewlett Packard HP6624A DC电源、Tektronix TDS7404实时示波器和Agilent ParBERT E4832A等设备。
  • 驱动器电源电压：驱动器使用单一电源，可在3 V至3.6 V范围内工作，差分输出电压标称值为340 mV。
  • 驱动器旁路电容：旁路电容在电源分配电路中起着关键作用，可使用多层陶瓷芯片或表面贴装电容来降低电感。其值可根据公式 (C{chip }=left(frac{Delta I{Maximum SPoange Supply Current }}{Delta V{Maximum Power Supply Noise }}right) × T{Rise Time }) 计算。
  • 驱动器输出电压：标准合规的LVDS驱动器输出为1.2 - V共模电压，标称差分输出信号为340 mV。
  • 互连介质：可使用双绞线、双轴电缆、扁平带状电缆或PCB走线等，标称特性阻抗应在100 Ω至120 Ω之间，变化不超过10%。
  • PCB传输线：常见的传输线结构有微带线和带状线。微带线是PCB外层的走线，带状线是两层接地平面之间的走线。TI建议在可能的情况下，将LVDS信号路由在微带传输线上。
  • 终端电阻：为确保入射波切换，终端电阻应与传输线的特性阻抗匹配，应位于靠近接收器的位置。

五、电源供应与布局建议

1. 电源供应

LVDS驱动器和接收器设计为使用单一电源，电源电压范围为2.4 V至3.6 V。在实际应用中，驱动器和接收器可能位于不同的电路板或设备上，此时应使用单独的电源，且驱动器和接收器电源之间的接地电位差应小于±1 V。同时，应使用板级和局部设备级旁路电容。

2. 布局指南

• 微带线与带状线拓扑：微带线是PCB外层的走线，带状线是两层接地平面之间的走线。TI建议在可能的情况下，将LVDS信号路由在微带传输线上。
• 电介质类型与电路板结构：对于LVDS信号，FR - 4或等效材料通常能提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps，则使用介电常数接近3.4的材料（如Rogers™4350或Nelco N4000 - 13）更合适。
• 推荐堆叠布局：为减少TTL/CMOS与LVDS之间的串扰，建议使用至少两个单独的信号层。常见的堆叠配置有四层板和六层板。
• 走线间距：差分对之间应紧密耦合，以实现电磁场抵消，同时差分对的电气长度应相同，以确保平衡。对于相邻的单端走线，应使用3 - W规则，即两条走线之间的距离应大于单条走线宽度的两倍，或从走线中心到中心测量为三倍宽度。
• 串扰和接地反弹最小化：为减少串扰，应提供尽可能靠近原始走线的高频电流返回路径，通常使用接地平面。应避免接地平面的不连续性，以降低返回路径电感。

六、设备与文档支持

1. 设备支持

TI提供了其他LVDS产品的相关信息，可访问其网站获取更多信息。同时，TI对第三方产品不提供担保和认可。

2. 文档支持

该设备提供IBIS建模，可联系当地TI销售办公室或访问TI网站获取更多信息。此外，还提供了一系列相关的应用指南文档。

3. 相关链接

文档中提供了快速访问链接，包括技术文档、支持和社区资源、工具和软件以及样品或购买等方面的链接。

4. 静电放电注意事项

这些设备的内置ESD保护有限，在存储或处理时，应将引脚短路或放置在导电泡沫中，以防止MOS栅极受到静电损坏。

综上所述，SNx5LVDS3xxxx系列高速差分线路接收器在高速数据传输领域具有广泛的应用前景。通过深入了解其特性、应用和设计要点，电子工程师可以更好地利用这些接收器，设计出高效、可靠的电子系统。在实际设计过程中，你是否遇到过类似接收器的应用挑战？又是如何解决的呢？欢迎在评论区分享你的经验。