VersaClock® 6E评估板使用指南：开启时钟设备评估新体验

在电子设计领域，精准的时钟信号对于各类系统的稳定运行至关重要。VersaClock® 6E评估板为工程师们提供了一个便捷的平台，用于评估5P49V60、5P49V6965和5P49V6975这些时钟设备。下面，我们就来详细了解一下这个评估板的相关信息。

文件下载：5P49V60-EVK.pdf

评估板简介

评估板的主要功能是帮助客户对5P49V60、5P49V6965和5P49V6975设备进行评估。当评估板通过USB连接到运行IDT Timing Commander™软件的PC时，就可以对设备进行配置和编程，以生成不同频率组合的时钟信号。其中，5P49V60和5P49V6965使用外部晶体，而5P49V6975则集成了晶体。这三款设备引脚兼容，可使用同一评估板。

评估板概述

通过图1和表1，我们可以识别评估板上的电源插孔、USB连接器、输入和输出频率SMA连接器等。

标号	名称	板上连接器标签	功能
1	Output 0	J3	单端LVCMOS时钟输出
2	Output 1	J6, J7	差分时钟输出
3	VDDO_0	JP2	输出0的电源电压选择器
4	VDDO_1	JP4	输出1的电源电压选择器
5	Output 2	J9, J10	差分时钟输出
6	CLKIN Sens	J1, J5	差分输入时钟，Sens输出
7	VDDO_2	JP6	输出2的电源电压选择器
8	CLKIN Input	J2, J4	差分时钟输出
9	5P49V60/6965/6975	U1	评估设备
10	VDDO_3	JP13	输出3的电源电压选择器
11	Ground Jack	J17	外部电源接地插孔
12	XIN	J6	用于驱动XIN引脚的输入
13	Aardvark Connector	JP1	用于Aardvark连接
14	I²C Control Jumpers	J18, J19, J20, J21	4个跳线用于配置I²C源
15	VDDA/D	JP3	VDDA和VDDD的电源选择器
16	Output 3	J11, J13	差分时钟输出
17	USB Interface	J18	用于与PC连接和与IDT Timing Commander软件交互
18	VDD Jacks	J15, J16	外部电源VDD插孔
19	DIP Switch	U2	S1：输出使能（OE/SD）；S2：SEL0；S3：SEL1；S8：SEL [1:0]；默认：I²C模式
20	VDDO_4	JP8	输出4的电源电压选择器
21	Output 4	J12, J14	差分时钟输出

评估板电源供应

评估板上四个(V{DDO})引脚的电压可通过跳线进行选择。在5引脚配置中，中心引脚连接到设备上的(V{DDO})引脚，周围的四个引脚连接到不同的电源。通过跳线将(V_{DDO})引脚连接到所选的电源。例如，在图2中，VDDO_1的电压选择为3.3V，将跳线移到右侧可选择2.5V，移到下方可选择1.8V，移到左侧可选择VDDO_J插孔。3.3V、2.5V和1.8V的电源来自于从USB连接器获取电源的板载稳压器，而VDD插孔则用于连接台式电源。

虽然搜索评估板电源供应注意事项时遇到了网络连接问题，但我们可以根据已有信息推测，在选择电源和设置跳线时，要注意电源的稳定性和电压的准确性，避免因电源问题导致设备损坏或工作异常。大家在实际操作中，是否也遇到过电源供应方面的困扰呢？

连接评估板到计算机

评估板可通过USB连接器连接到计算机。板载的USB - I²C桥（FTDI芯片）负责数据通信，USB总线中的 +5V为板载稳压器供电。当然，也可以选择使用台式电源通过(V_{DD})插孔供电，但仅使用USB电缆连接到计算机时，评估板也能正常工作。

IDT的Timing Commander软件可控制评估板上的VersaClock 6E设备。该软件与板载的USB - I²C桥和Aardvark适配器都兼容。在软件中，会显示一个框图，可在其中输入配置信息，然后将配置编程到评估板上的VersaClock 6E设备中，软件会定义正确的十六进制代码序列来对设备进行编程。

J18、J19、J20和J21跳线用于配置I²C操作，不同的跳线设置对应不同的功能，具体如下：

功能	JP18	JP19	JP20	JP21
使用板载USB - I²C桥	Yes	Yes	Yes	Yes
使用连接到JP1的Aardvark或其他适配器，适配器已启用上拉电阻	No	No	No	No
使用连接到JP1的Aardvark或其他适配器，适配器未启用上拉电阻或已禁用	Yes	Yes	No	No
操作SEL0和SEL1开关	No	No	No	No

U2开关操作

DIP开关块U2有8个开关，其中5个被使用。这些开关连接到VersaClock 6E设备的引脚，中间位置使引脚悬空，这是每个开关的默认状态。将开关移到“+”侧可将引脚拉高，移到“-”侧可将引脚拉低。

• 开关1（OE）：连接到SD/OE引脚，用于输出使能或关闭操作。
• 开关2（SEL0）：连接到SEL0/SCL引脚，主要用于在设备以硬件选择模式启动时操作SEL0，也可用于在I²C操作时在SCL线上添加额外的上拉电阻（10kΩ）。
• 开关3（SEL1）：连接到SEL1/SDA引脚，主要用于在设备以硬件选择模式启动时操作SEL1，也可用于在I²C操作时在SDA线上添加额外的上拉电阻（10kΩ）。
• 开关4（CLKSEL）：连接到CLKSEL引脚，用于在晶体输入和CLKIN差分时钟输入之间进行选择。
• 开关8：拉低设备上的OUT0_SELB_I2C引脚以在加电时选择操作模式。该引脚的状态在加电时被锁存，操作模式会有效设置SEL0/SCL和SEL1/SDA引脚的功能。OUT0_SELB_I2C引脚有片上下拉电阻，所以开关8处于中间或“-”位置时效果相同，设备将以I²C模式启动。在I²C模式下，这两个引脚具有I²C操作的SDA和SCL功能；当开关处于“+”位置时，设备将以硬件选择模式启动，此时这两个引脚具有SEL0和SEL1功能，用于选择预编程的配置。

操作模式

VersaClock 6E设备可以以两种不同的操作模式启动：I²C模式或硬件选择模式。评估板附带的是“空白”的VersaClock 6E设备，OTP中没有预编程的配置。在没有预编程配置的情况下，无法使用硬件选择模式。“空白”设备将以默认或“测试”配置启动，此时输出0和输出1被启用，输出0为25MHz，输出1为100MHz，采用LVCMOSD逻辑。可以使用Timing Commander将配置编程到设备的易失性寄存器中进行测试，这样无需“烧录”永久的OTP内存，大多数使用该评估板的用户都不会烧录OTP，评估板可以反复用于测试配置。只有在研究硬件选择模式以及从一种配置到另一种配置的转换时，烧录配置到OTP才有用。需要注意的是，烧录配置到OTP是永久性的，无法撤销。

板载晶体

对于5P49V60和5P49V6965，板上安装了一个25MHz的晶体；如果评估板组装的是5P49V6975，则由于该设备集成了晶体，板上不会组装晶体，5P49V6975上的晶体引脚为NC（不连接）。

评估板出厂时安装了一个小型25MHz SMD晶体，如有需要，可将其更换为不同频率的晶体。但要注意，默认或“测试”模式下的输出1只有在使用25MHz晶体时才能正常工作。

也可以在X1位置组装一个通孔晶体，此时需要移除小型25MHz晶体，并组装电阻R78和R79来连接通孔晶体。

另一个有用的修改是移除25MHz晶体并组装C6以连接SMA连接器J6，这样就可以使用来自发生器或其他源的时钟来驱动XIN引脚。如果需要对外部时钟进行端接，还需组装R17。具体的XIN幅度要求可在设备数据手册中查找，一般来说，XIN上的幅度不应超过1.2Vpp，大多数测试建议使用1.0Vpp。在进行输出时钟的相位噪声测量时，应使用非常低噪声的时钟作为XIN输入，使用晶体时可获得输出端的最佳相位噪声，只有连接到XIN的非常优质的低噪声RF信号发生器才能达到相同的相位噪声性能。

配置和设置

以下是使用评估板进行配置和设置的步骤：

1. 将DIP开关（U2）的SEL引脚（引脚8）设置为“O”以选择I²C模式。
2. 使用随附的I²C电缆将J18连接到PC的USB端口。
3. 启动VersaClock 6E Timing Commander软件（参考VersaClock 6E Timing Commander用户指南）。
4. 按照Timing Commander软件中的入门步骤，在GUI软件和VersaClock 6E芯片之间建立I²C连接。
5. 如果有现有的设置，选择“打开设置文件”；如果没有，则选择“新建设置文件”，并根据评估板选择VersaClock 6E设备。在同一屏幕上，点击右下角的按钮浏览要用于评估板的个性文件。
6. 点击Timing Commander屏幕右上角的微芯片图标连接到评估板。
7. 连接成功后，绿色背景上会显示新的选项，表明评估板已成功连接。点击“将所有寄存器写入芯片”选项将设置写入芯片。
8. 此时，所有预期的输出都可用于测量。

信号端接选项

评估板上OUT1 - 4的端接选项如图11所示。端接电路可通过安装（或不安装）一些电阻，选择性地对LVPECL、LVDS、LVCMOS和HCSL信号类型的输出时钟进行端接，同时也支持这些输出的直流或交流耦合。

以下是不同输出的端接选项表格：

输出1端接选项

信号类型	串联电阻：R127, R128	150Ω下拉电阻：R107, R132, R133	串联电容：C7, C8
LVPECL	0Ω	安装（见图11）	0.1μF
HCSL 1	33Ω	不安装	0Ω（短路）
LVCMOS	33Ω	不安装	0.1μF
LVDS	0Ω	不安装	0.1μF

输出2端接选项

信号类型	串联电阻：R129, R130	150Ω下拉电阻：R108, R82, R83	串联电容：C9, C10
LVPECL	0Ω	安装（见图11）	0.1μF
HCSL 1	33Ω	不安装	0Ω（短路）
LVCMOS	33Ω	不安装	0.1μF
LVDS	0Ω	不安装	0.1μF

输出3端接选项

信号类型	串联电阻：R37, R43	150Ω下拉电阻：R45, R46, R144	串联电容：C11, C13
LVPECL	0Ω	安装（见图11）	0.1μF
HCSL 1	33Ω	不安装	0Ω（短路）
LVCMOS	33Ω	不安装	0.1μF
LVDS	0Ω	不安装	0.1μF

输出4端接选项

信号类型	串联电阻：R39, R44	150Ω下拉电阻：R49, R50, R143	串联电容：C12, C14
LVPECL	0Ω	安装（见图11）	0.1μF
HCSL 1	33Ω	不安装	0Ω（短路）
LVCMOS	33Ω	不安装	0.1μF
LVDS	0Ω	不安装	0.1μF

评估板的默认配置是HCSL端接方案，该方案允许在不修改评估板的情况下快速测量各种逻辑类型。当使用未修改的评估板与具有交流耦合输入的设备（如频谱分析仪或相位噪声测试设备）配合使用时，对于LVPECL和HCSL逻辑，需要使用3dB或6dB衰减器来提供接地的直流路径，并使输出驱动器能够切换。

订购信息

可订购部件编号	描述
5P49V60 - EVK	5P49V60评估板
5P49V6965 - EVK	5P49V6965评估板
5P49V6975 - EVK	5P49V6975评估板

总之，VersaClock® 6E评估板为工程师们提供了一个全面的平台，用于评估和测试时钟设备。通过合理使用评估板的各项功能和配置，我们可以更好地了解这些时钟设备的性能，为实际的电子设计工作提供有力支持。大家在使用这个评估板的过程中，有没有发现一些独特的技巧或遇到什么问题呢？欢迎在评论区分享交流。