ISL78420：高性能100V半桥驱动器的深度解析

在电子设计领域，半桥驱动器是许多应用中不可或缺的关键组件。今天，我们就来深入探讨一款高性能的100V半桥驱动器——ISL78420。

文件下载：ISL78420EVAL1Z.pdf

产品概述

ISL78420是一款100V、2A的高频半桥NMOS FET驱动器，具有三电平PWM输入。其工作电源电压范围为8V至14V，能支持114V的自举偏置，可用于驱动100V半桥应用中的高端NMOS。该产品是HIP2120 - HIP2123 100V半桥驱动器工业系列的衍生产品。

它可以与ISL78220和ISL78225“具有轻载效率增强功能的多相交错式升压PWM控制器”配合使用，也适用于需要标准半桥驱动器的应用场景。

产品特性亮点

1. 强大的驱动能力

• 具备114VDC自举电源最大电压，为高端NMOS FET提供了稳定的驱动偏置。
• 拥有2A的源极和灌电流驱动能力，能有效驱动100V半桥NMOS FET。

  2. 可编程死区时间

  通过一个电阻可以将死区时间从35ns调整到220ns，有效防止上下桥MOSFET同时导通，避免直通电流，提高了系统的可靠性。

  3. 独特的三电平PWM输入逻辑

  这种独特的输入逻辑在使用多相PWM控制器（如ISL78220/225）时能够实现相位 shedding，为系统设计提供了更多的灵活性。

  4. 快速的开关速度

  在1000pF负载下，上升和下降时间仅为10ns，能够满足高频应用的需求。

  5. 宽工作电压范围

  8V至14V的工作电压范围，使得该驱动器能够适应不同的电源环境。

  6. 完善的保护功能

  具备电源欠压锁定（UVLO）功能，当电源电压低于设定阈值时，驱动器会自动锁定，保护器件安全。

  7. 符合标准的封装

  采用14引脚HTSSOP封装，符合IPC - 2221的100V导体间距准则，并且通过了汽车AEC - Q100认证，适用于汽车等对可靠性要求较高的应用场景。

引脚说明

10引脚	14引脚	符号	描述
1	14	VDD	模拟输入电源电压和下栅极驱动器的正电源。需用4.7µF或更大的高频陶瓷电容与VSS去耦，建议在VDD和VSS引脚附近放置0.1µF陶瓷去耦电容。
3	3	HB	上栅极驱动器的高端自举电源电压，参考HS。将自举电容连接到该引脚和HS。
4	4	HO	高端输出驱动器，连接到高端NMOS FET的栅极。
5	5	HS	高端栅极驱动器参考节点，连接到高端NMOS FET的源极。将自举电容连接到该引脚和HB。
8	11	PWM	三电平PWM输入。逻辑高驱动HO高、LO低；逻辑低驱动HO低、LO高；处于中间电平状态时，两个输出均为低。
7	10	EN	输出使能引脚。当EN为低时，HO = LO = 0。引脚悬空时，内部210kΩ下拉电阻使EN处于低电平状态。
9	12	VSS	模拟电源地。用4.7µF或更大的电容与VDD去耦。
10	13	LO	低端输出驱动器，连接到低端NMOS FET的栅极。
2	1, 2, 6, 7, 8	NC	无连接。该引脚与其他所有引脚隔离，可选择连接到VSS。
6	9	RDT	该引脚与VSS之间连接的电阻可增加死区时间，通过在LO下降沿到HO上升沿以及HO下降沿到LO上升沿之间增加延迟时间来实现。
-	-	EPAD	电气隔离。建议将EPAD连接到VSS平面以进行散热。

电气与开关特性

电气特性

在 (V{DD}=V{HB}=EN = 12V)，(V{SS}=V{HS}=0V)，LO或HO无负载的条件下，对各项参数进行了测试。例如，PWM输入的中间电平范围上限为2.9V - 3.4V，下限为1.6V - 2.2V；EN输入的高电平阈值为2.8V - 4.1V等。这些参数为工程师在设计电路时提供了重要的参考依据。

开关特性

在 (V{DD}=V{HB}=12V)，(V{SS}=V{HS}=0V)，PWM = 0V至12V，(R_{DT}=8kΩ) 或80kΩ，LO或HO无负载的条件下进行测试。如HO关断传播延迟为32ns - 60ns，最小死区时间延迟在10ns - 60ns之间等。这些特性决定了驱动器在高频开关应用中的性能表现。

典型应用

汽车应用

由于其通过了汽车AEC - Q100认证，ISL78420可用于汽车电子系统中的各种半桥驱动场景，如电机驱动、电源转换等，为汽车电子的可靠性和稳定性提供保障。

多相升压

与ISL78220/225多相交错式升压PWM控制器配合使用，能够实现高效的多相升压功能，提高电源的转换效率和输出功率。

半桥DC/DC转换器

在半桥DC/DC转换器中，ISL78420可以提供快速的开关速度和稳定的驱动能力，确保转换器的高效运行。

D类放大器

在D类放大器中，该驱动器能够准确控制功率MOSFET的开关，实现高效的音频功率放大。

设计要点

自举电容选择

自举电容的选择至关重要，它不仅要为高端驱动器提供内部偏置电流，更要为高端驱动的FET提供足够的栅极电荷，同时避免自举电压过度下降。一般来说，自举电容的总电荷应是功率FET栅极电荷的10 - 20倍，以实现5% - 10%的电压下降。通过相关公式可以计算出合适的电容值： [Q{C}=Q{gate }+ Period timesleft(I{HB}+V{HO} / R{GS}+I{gateleak }right)] [C{boot }=Q_{C} /( Ripple*VDD)]

输入电容

VDD引脚的输入电容主要有两个作用：一是为ISL78420的高低端栅极驱动器的动态开关提供交流去耦和瞬态电流；二是为低端驱动的FET提供栅极电荷，同时将VDD电压纹波保持在最小。建议输入电容至少为自举电容值的10倍，并并联一个0.1µF的电容用于高频去耦。

死区时间设置

为了防止上下桥FET同时导通，ISL78420通过可编程定时器延迟高端（HO）和低端（LO）栅极驱动器的上升沿。死区时间可通过RDT引脚到Vss的单个电阻进行编程，范围从35ns（(R{RDT}=80kΩ)）到220ns（(R{RDT}=8kΩ)）。在选择RRDT值时，需要考虑PWM信号处于中间逻辑电平的时间，因为这部分时间会加到编程的死区时间上。

瞬态处理

在高端桥FET关断时，HS引脚可能会出现负瞬态，最大允许的瞬态为 - 5V，应尽量将其幅度降低。可以通过减慢桥FET的关断速度、优化PCB设计或使用钳位二极管等方法来抑制负瞬态。例如，可在HS和VSS之间连接两个串联的快速1安培PN结二极管，或使用一个二极管和一个电阻的组合来进行钳位。

功率耗散计算

ISL78420的功率耗散主要由驱动桥FET所需的栅极电荷和开关频率决定，内部偏置和自举二极管也会有一定贡献。功率耗散的计算公式如下：

• 栅极功率：[P{gate }=left(Q{gateH }+Q_{gateL }right) × Freq × VDD]
• 自举二极管耗散：[I_{diodeavg }=Q{gate } × Freq]，[P{diode }=I{diode_avg } × 0.7V]
• 偏置电流耗散：[P{bias }=I{bias } × VDD]
• 总功率耗散：[P{total }=P{gate }+P{diode }+P{bias }]
• 结温计算：[T{J}=P{total } × theta{JA}+T{A}] 或 [T{J}=P{total } × theta{JC}+T{PCB}]

PCB布局

PCB布局对ISL78420的交流性能影响很大，以下是一些布局设计建议：

• 了解功率电流的流向，尽量缩短功率环路，避免高di/dt迹线与低电平信号线平行。
• 减小低电平信号电路的阻抗，注意变压器和电感器产生的磁场，将迹线与磁通线平行排列。
• 使用低电感元件，如贴片电阻和贴片电容，使用去耦电容并尽量缩短其引脚长度。
• 必要时添加电阻来抑制寄生电路的谐振，将高dv/dt节点与低电平电路隔离，避免在高dv/dt电路下方设置信号接地平面。
• 进行功率耗散和电压降计算，考虑大功率组件的内部寄生电感，在电路仿真时包含寄生组件。

EPAD设计

ISL78420的热焊盘（EPAD）电气隔离，主要用于为IC散热，建议将其连接到VSS（GND）。可以通过过孔将热量从IC基板传导到接地平面，过孔数量和接地平面大小需根据ISL78420的功率耗散、气流和IC周围的空气温度来确定，同时要确保过孔具有低热阻，避免使用“热 relief”图案连接过孔。

总结

ISL78420作为一款高性能的100V半桥驱动器，凭借其丰富的特性和完善的保护功能，在汽车、多相升压、半桥DC/DC转换器和D类放大器等众多应用领域展现出了强大的优势。在设计过程中，工程师需要根据具体的应用需求，合理选择自举电容、输入电容，设置死区时间，处理瞬态问题，优化PCB布局和EPAD设计，以充分发挥ISL78420的性能，实现高效、可靠的电路设计。你在使用类似驱动器时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。