高速ADC评估平台KAD - FMC - EVALZ的使用指南

在电子设计领域，高速ADC评估平台对于工程师来说是非常重要的工具，它能够帮助我们更好地测试和评估ADC的性能。今天就来详细介绍一下Intersil的KAD - FMC - EVALZ高速ADC评估平台。

文件下载：KMB-FMC-EVALZ.pdf

平台概述

KAD - FMC - EVALZ高速ADC评估平台由定制设计的硬件组成，它可以与基于FMC的FPGA评估平台进行接口连接。这样一来，用户就能够直接对ADC输出数据进行FPGA处理，并进行系统原型设计。该平台的运行速度范围为40MSPS到500MSPS，支持通过SPI访问来配置ADC，并且兼容所有Intersil的高速ADC子卡。

硬件组成

子卡和主板

评估平台的硬件部分主要由子卡和主板两部分组成。ADC安装在子卡上，子卡从主板获取电源，同时包含模拟输入电路、时钟驱动和去耦电路。子卡通过夹层连接器与主板相连。主板则通过Intersil高性能线性稳压器系列中的独立LDO为ADC的模拟和数字电源引脚供电。ADC的数字输出通过夹层连接器路由到主板边缘的FMC连接器。

外部设备

用户需要为时钟和模拟输入提供低抖动的RF发生器。合适的发生器推荐可以在文档的“附录A：RF发生器”中找到。由于许多低抖动RF发生器相对于ADC性能会表现出较高的谐波频谱内容，因此建议使用带通滤波器来衰减谐波。对于没有板载衰减器的子卡，还建议在带通滤波器串联一个宽带衰减器，因为ADC的开关电容采样保持放大器产生的电流尖峰可能会在同轴电缆中产生信号反射，衰减器可以减少这些反射并提高性能。

软件情况

评估系统不提供软件，数据捕获和ADC性能验证需要在接收FPGA上完成。可以通过PCB上的开关S1对ADC进行复位。

初始启动步骤

1. 连接子卡和主板：将子卡与主板对齐两个匹配的夹层连接器，并用主板上的四个螺丝（图中未显示）与子卡上的安装孔对齐。
2. 连接FPGA评估系统：将FMC连接器与合适的基于FMC的FPGA评估系统对齐并连接。
3. 连接RF发生器：将RF发生器连接到时钟和模拟输入SMA连接器。将时钟频率设置为所需值，功率电平设置为 +10dBm；同样，将模拟输入频率设置好，功率电平约为 +7dBm（满量程值会根据输入路径的损耗和ADC的增益而变化）。
4. 供电：打开RF发生器后，为主板提供 +5V电源，子卡由主板上的Intersil线性稳压器供电。

子卡特点

每个子卡的设计目的是产生最佳的ADC性能并简化评估过程。有些板卡为模拟输入和时钟提供了多个连接。例如，某些板卡提供了低频和高频输入路径，高频输入路径可能有巴伦接口，而低频路径可能使用变压器或缓冲放大器（用于直流耦合）。

主板连接

主板唯一需要的连接是在J1处提供 +5V电源（提供5V墙式电源），JP1是可选连接。数据输出为LVDS，需要在接收器/FPGA处使用100Ω差分终端电阻。

SPI编程

可以在FMC连接器和头JP3处访问ADC的SPI端口。ADC通常支持3线和4线SPI通信，上电默认模式为3线模式（更多信息请参考相应的ADC数据手册）。建议在基于FMC的ADC主板上使用4线SPI通信，这需要先通过写入适当的ADC寄存器将ADC置于4线SPI模式（参考数据手册），并且需要移除子卡上CPLD处的电阻R4。卡上SPI端口的逻辑电平为3.3V LVCMOS（在ADC子卡上完成到1.8V的电平转换）。

附录信息

附录A：RF发生器

Intersil在表征高速ADC时使用Rohde & Schwarz的SMA100A和Agilent的8644B（带低噪声选项）作为时钟和信号源，这些发生器提供极低的抖动以优化被测ADC的SNR性能，其他具有类似相位噪声性能的发生器也可以使用，如有需要可联系Intersil技术支持获取推荐。

附录B：子卡

FMC ADC评估板（KAD - FMC - EVALZ）通过LPC FMC连接器和180针Molex连接器将数据、时钟和SPI控制信号连接到外部FPGA。Molex连接器可与任何KAD5XXX和ISLAXXX ADC子卡接口。可以从官网下载相应Intersil ADC子卡的原理图以获取更多信息和位序，需要注意的是，ISLA2XXX和KAD5XXX、ISL1XXP50系列的MSB位序不同，更多关于Intersil ADC子卡的信息可以在官网相应的ADC产品页面找到。

你在使用KAD - FMC - EVALZ评估平台的过程中遇到过哪些问题呢？欢迎在评论区分享交流。