百兆以太网硬件设计避坑指南：从PHY匹配到PCB布局的全链路实战

摘要： 百兆以太网（100Base-TX）虽已成熟，但PHY驱动类型识别、网络变压器中心抽头接法、Bob Smith电路参数设计以及共模电感摆放位置，仍是硬件工程师反复“踩坑”的高发区。一个中心抽头接错可能导致信号幅度腰斩；一个共模电感放错位置可能让整机EMC测试反复失败。本文从PHY驱动匹配、变压器连接规则、TVS选型与防护布局、PCB差分走线等维度，系统梳理百兆以太网物理层设计的常见误区与成熟解法，为硬件工程师提供一份可直接落地的设计参考手册。 
一、百兆以太网物理层设计的核心挑战
100Base-TX采用MLT-3编码，传输速率125Mbps，使用一对差分线（TX+/-和RX+/-）进行全双工通信。虽然速率不及千兆/万兆，但物理层设计中的细节同样决定产品成败。
挑战一：PHY驱动类型与变压器匹配混乱。 电压驱动型与电流驱动型PHY在网络变压器中心抽头接法上存在根本差异，混用设计或照搬通用参考电路，轻则眼图余量不足，重则无法Link Up。
挑战二：Bob Smith电路设计“差不多就行”。 许多工程师对75Ω电阻与1nF电容构成的Bob Smith电路随意取值，导致共模回流路径不畅，EMI辐射超标或浪涌防护能力大幅下降。
挑战三：共模电感（CMC）放置位置错误。 电流驱动型PHY的2线共模电感必须放在线缆（RJ45）侧而非PHY侧，否则共模抑制效果大打折扣，EMC测试难以通过。
挑战四：防护器件选型顾此失彼。 TVS阵列的寄生电容若过大，会劣化百兆信号边沿；若钳位电压过高，又无法有效保护后端PHY芯片。两者之间的平衡往往是工程师的“选择题”。
针对上述挑战，沃虎电子（VOOHU）基于大量磁性元件与信号完整性应用案例，总结了百兆以太网全链路设计的标准化流程与关键参数边界。
二、从接到到调好——百兆以太网全链路设计实战
2.1 第一步：识别PHY驱动类型
根据输出驱动方式，PHY芯片分为电压驱动型与电流驱动型两类。识别驱动类型最可靠的依据是查阅芯片手册中的“Magnetic Interface”章节。
电流驱动型PHY： 中心抽头必须接PHY供电电压（VCC），2线共模电感必须放在RJ45侧，对PCB布局极为敏感。
电压驱动型PHY： 中心抽头通过100nF电容接地，2线共模电感可放在PHY侧或RJ45侧，布局相对灵活。
设计铁律： 布局前务必确认PHY驱动类型。中心抽头接错将导致差分信号幅度下降50%以上，直接缩短传输距离，甚至无法建立物理链路。 
2.2 第二步：网络变压器连接与Bob Smith电路规范
百兆以太网使用一对差分线（TX+/-和RX+/-）进行数据传输。网络变压器实现RJ45与PHY之间的电气隔离（通常1500V）、阻抗匹配及共模抑制。
连接要点 电流驱动型PHY 电压驱动型PHY
中心抽头 接VCC 经100nF电容接地
2线共模电感位置 必须放在RJ45侧 PHY侧或RJ45侧均可
3线共模电感位置 无论哪种PHY，均须放在PHY侧
Bob Smith电路设计要点： 由75Ω电阻与1nF（耐压2KV以上）电容组成，为共模信号提供回流路径，滤除共模噪声并抑制浪涌。推荐使用1206封装贴片电容。次级侧两组收发差分信号分别连接至RJ45的1、2、3、6引脚；次级侧接入75Ω电阻后通过1nF电容连接至机壳地（而非信号地）。初级侧通过100nF去耦电容连接至GND。
2.3 第三步：共模电感（CMC）选型与摆放
共模电感由两组相同匝数线圈绕在同一磁芯上，对差模信号呈现极低阻抗，对共模信号呈现高阻抗。百兆以太网共模电感选型核心参数：
共模阻抗（@100MHz）： 典型值90Ω~1200Ω，根据EMC要求选择，常用90Ω、260Ω、380Ω、800Ω等。
直流电阻（DCR）： 越低越好（典型值0.3Ω~1.5Ω），避免信号衰减。
额定电流： 需满足百兆驱动能力（通常≥300mA）。
摆放规则再强调：
• 电流驱动型PHY：2线CMC 必须 放在RJ45侧，不可随意挪动。
• 电压驱动型PHY：2线CMC可放在PHY侧或RJ45侧。
• 3线CMC：无论何种驱动类型，均应 放在PHY侧。 
2.4 第四步：TVS防护与ESD设计
RJ45接口直接暴露于外部环境，静电放电（ESD）和雷击浪涌是主要威胁。TVS阵列选型要点：
寄生电容： 百兆以太网要求TVS寄生电容控制在0.4pF~5pF之间，避免信号失真。
防护等级： 建议满足IEC 61000-4-2 Level 4（±30kV接触/空气放电）。
浪涌能力： 满足IEC 61000-4-5（40A，8/20μs）。
布局要点： TVS管应尽可能靠近RJ45连接器或收发器引脚放置，走线短而粗。工程上常采用“差分对间并联TVS”与“每线对地分别并联TVS”的双重保护架构，以同时应对差模与共模过压。
2.5 第五步：PCB布局与阻抗控制
差分走线： TX+/-和RX+/-严格等长、等间距布线，控制100Ω差分阻抗（±10%）。
隔离间距： 网络变压器初级与次级之间保持足够安全间距（≥1.5mm），满足1500V隔离要求。
接地处理： Bob Smith电路的1nF电容连接至机壳地，确保浪涌能量有低阻抗泄放路径。
时钟走线： RMII接口需50MHz参考时钟，时钟走线短而直，避免跨分割平面。
三、常见问题（FAQ）
Q1：PHY芯片手册没有明确标注电压型还是电流型，如何判断？
查阅手册中“Magnetic Interface”推荐电路图。电流驱动型PHY中心抽头通常标注连接到VDD/VCC，且共模电感常放于RJ45侧。若仍不确定，测量TX+与TX-差分幅度：电压驱动型峰峰值约2V，电流驱动型相对较低（约1V左右）。建议优先采用官方评估板的连接方式。 
Q2：百兆以太网Bob Smith电路的1nF电容为什么必须用2KV耐压？
该电容连接的是机壳地，在雷击浪涌场景下会承受瞬态高压（可达1.5KV以上）。耐压不足可能导致电容击穿短路，使共模回流路径失效，EMI性能劣化甚至损坏后端电路。推荐选用1206封装、X7R材质、2KV及以上耐压的陶瓷电容。 
Q3：电流驱动型PHY的共模电感放错位置会有什么后果？
若将2线共模电感误放在PHY侧而非RJ45侧，共模抑制效果会大幅下降，可能导致辐射发射（RE）超标，严重时信号耦合效率降低、眼图张开度不足，甚至无法正常Link Up。电流驱动型PHY对布局位置极其敏感，不可随意更改。 

审核编辑 黄宇