详解MOS晶体管栅介质与多晶硅电极叠层结构形成

CMOS 集成电路典型制程的第四组工艺是形成NMOS与PMOS晶体管的核心结构----栅介质与栅电极叠层。它是由栅介质生长、多晶硅淀积及掺杂、栅电极与栅级互连光刻等工艺步骤组成。从栅介质生长到多晶硅光刻，这一部分工艺加工要求最高，线条最精密。图5.24显示这一组工艺的主要步骤及形成的硅片剖面结构。首先是优质SiO2栅介质生长。在此之前有源区表面上原有的氧化层必须腐蚀去除，并经严格化学清洗后，置入专用的栅氧化层生长炉管，采用专门的栅洁净氧化工艺，在有源区表面生长所需厚度的SiO2栅氧化层，如图 5.24（a）所示。0.5 μm 器件工艺中要求的栅氧化层厚度约为10 nm，可以应用干氧氧化工艺，也可应用由氢氧合成的水气氧化工艺，在适当温度及时间氧化条件下获得。用干氧氧化工艺，在800°C下氧化2h，可以生长10 nm SiO2层，如果用水气氧化，则在800°C下只需约25 min。如5.3.2节所强调，为降低栅氧化层中的电荷密度与获得优良 SiO2/Si 界面，在氧化气氛中常掺入少量含CI气体（如HCI），而且氧化后紧接着要在N2气氛下退火及降温。

如图5.24（b）所示，在栅氧化层生长后，用LPCVD技术淀积多晶硅，对于亚微米器件，其厚度一般在0.3~0.5μm 范围。此处介绍的典型工艺中 NMOS 和 PMOS 晶体管都采用n型高掺杂晶硅为栅电极，因此，多晶硅淀积后接着就进行无掩蔽离子注入掺杂。磷、砷都可用于多晶硅掺杂。由于存在晶粒间界，杂质原子在多晶硅中扩散速率很快，注入离子的能量不需要很高，可选取在50keV 左右。离子注入剂量约为5×1015cm-2面密度，以使多晶硅载流子浓度达到1X1020cm-3以上。如果采用多晶硅在线掺杂工艺，则可省去离子注入步骤。

在栅氧化层和多晶硅薄膜相继生长、淀积后，通过光刻和刻蚀工艺，形成栅叠层结构，如图5.24（c）所示。应用多晶硅栅光刻掩模版，经过多个光刻步骤，在硅片上形成栅电极及栅级局部互连图形。这通常是CMOS 集成芯片制造中线条最细、要求最高的光刻步骤，总是应用生产线上最精密的光刻设备进行。接下来，硅片置入反应离子刻蚀机，进行各向异性定向刻蚀，把光刻胶膜图形转换成多晶硅图形，获得垂直陡峭的多晶硅线条。多晶硅刻蚀工艺不仅要求定向性强，而且要求选择性好，对SiO2的刻蚀速率要很小，以使刻蚀过程停止在栅氧化介质表层，避免很快把氧化层刻穿并进而刻蚀下面的单晶硅衬底。通常选用氯基或溴基等离子体刻蚀多晶硅，可获得多晶硅与 SiO2的高选择性刻蚀比。