浅谈台积电领先的关键技术

以下文章来源于平凡灵感码头，作者HS
 

  什么是PMOS和NMOS？ 下面这个图是NMOS，源极和漏极都是N型半导体（多电子），那么它们需要导通需要聚集电子，衬底是P型半导体（多空穴）

NMOS导通依靠栅极电压吸引/聚集电子，在P型衬底表面形成N型导电沟道，从而让源极和漏极导通

PMOS它的源极和漏极是多空穴的，衬底是多电子，所以PMOS导通条件是依靠珊极负电压，吸引空穴，所以导通。

NMOS 正电压聚集电子导通，PMOS 负电压聚集空穴导通，二者互补就是 CMOS。

图中说明

上方是 PMOS（接 VDD 电源）。

下方是 NMOS（接 GND 地）。

输入同时控制两只晶体管，输出在中间。

输入	PMOS	NMOS	输出
0	导通	关闭	1
1	关闭	导通	0

为什么 CMOS 功耗低？

静态时总有一只晶体管关闭。

几乎没有持续电流流动。

只在切换瞬间耗电，因此发热小、续航好。

芯片制造流程（CMOS 工艺）

流程步骤

硅晶圆准备：制造高纯度单晶硅晶圆。

氧化：表面生长 SiO₂ 绝缘层。

光刻：涂光阻、曝光、显影，形成图案。

刻蚀：去掉不需要的材料。

离子注入：掺杂形成 N 区、P 区。

栅极形成：生长超薄栅氧层并沉积多晶硅。

源漏形成：形成晶体管两端的导电区。

隔离：用 STI 防止器件互相干扰。

金属互连：多层铜线把晶体管连接成电路。

封装测试：切割晶圆、封装、功能测试。

核心步骤

光刻：决定制程精度。

离子注入：决定晶体管类型和性能。

栅极形成：决定 MOSFET 开关能力。

制程缩小：3nm 与 FinFET

为什么要缩小制程？

更多晶体管塞进同样面积。

速度更快。

功耗更低。

遇到的问题

沟道太短，栅极控制力下降。

漏电增加（短沟道效应）。

FinFET 的改进

把沟道做成“鳍片”立体结构。

栅极从三面包裹沟道。

控制能力更强，漏电更小。

台积电的领先点：在 FinFET 工艺优化和良率控制方面优势明显。

平面 MOSFET vs FinFET vs GAAFET

结构	栅极包裹方式	优点	适用制程
平面 MOSFET	仅顶部	制造简单	90nm~28nm
FinFET	三面包裹	漏电低、性能高	22nm~3nm
GAAFET	全环绕	控制最强、适合更先进节点	2nm 及以下