MediaTek揭秘AI数据中心的核心竞争力

提到数据中心的时候，我们常会看到各种处理单元CPU、DSP、GPU、NPU、FPGA、XPU……。随着 AI 的发展，单芯片融合更多类型的计算单元，共同协作，这些处理单元在架构和能力上的边界正在发生变化。今天我们就为大家系统梳理专用集成电路（ASIC）如何解决 AI 时代的新挑战。

理解现代计算架构

要理解数据中心中的集成电路，首先需要理解一个趋势：传统处理器类别正在逐渐融合，而行业关注点也正在从单一芯片转向异构计算系统的设计与优化。

早期 CPU 主要是面向通用计算与控制流处理。随后，为了提升多媒体、信号处理和部分科学计算等数据并行处理的负载，CPU 逐渐引入向量指令，使一条指令能够同时处理多个数据元素。

GPU 最初用于 3D 图形渲染，它由大量轻量级计算核心组成，可同时处理海量任务，因此非常适合并行计算。但随着 AI 的发展，现代 GPU 进一步加入了专门的矩阵/张量计算单元，以加速 AI 训练和推理。

与此同时，数字信号处理器（DSP）被广泛用于处理音频、视频等流式数据任务。 DSP 通常具备高能效的乘加运算（MAC）、面向数据流的执行方式，以及更适合实时处理的存储与寻址机制，非常适合滤波、卷积和变换等典型信号处理计算。

现代 AI 工作负载中使用的许多数值计算模式，尤其对 MAC 运算能力的高度依赖，与 DSP 最初旨在加速的信号处理算法在计算形态上有相似之处。

随着机器学习规模不断扩大，面向 AI 的专用加速器 NPU 应运而生。

神经处理器（NPU）被设计用于加速神经网络工作负载，其方式包括采用高度并行的计算阵列、数据流执行模型，以及针对张量运算优化的高能效 MAC 引擎。

虽然 NPU 常被视为全新的处理器类别，但它们与 GPU、DSP 等并行处理器共享一些通用的设计思路，包括高密度 MAC 阵列、并行数据流，以及针对数学吞吐量优化的片上存储层级。

此外，XPU 常表示“某种处理单元”，“X”表示某种类型，用来指代 GPU、NPU 以及其他用于异构计算平台的专用加速器。

芯片、芯粒与 ASIC

现代数据中心加速器已经从单一芯片演变为高度集成的异构系统。

早期 AI 加速器通常是独立芯片/加速器的形态出现，例如 GPU、FPGA 或固定功能 ASIC，针对特定工作负载进行优化。后来，越来越多的能力以 IP 模块形式被集成到更大规模的定制硅中：包含可编程控制核心，并面向 AI、网络、安全、存储与 I/O 等方向的专用加速与数据通路，从系统角度实现性能、功耗与成本的平衡。

与此同时，越来越多的 ASIC 不再采用单一硅片实现。相反，它们被划分为更小的芯粒（Chiplet），这些芯粒分别承担不同职责，例如：计算、I/O 及缓存/片上存储。多个芯粒通过先进封装集成到一起，从而提高了可扩展性以及跨工艺节点组合的灵活性。

在这种背景下，XPU 越来越少用于描述某颗具体芯片的单点能力，而更多用于描述一种面向异构协同的加速平台。在这样的系统中，CPU、GPU、NPU、DSP、FPGA 以及其他加速器被统一组织在一起，有些以 IP 模块形式存在于 ASIC 内部，有些则以 Chiplet 形式共同封装。这种平台级设计的目的，是为现代 AI 和高性能计算数据中心工作负载提供适当的性能、效率、内存带宽和互连能力组合。

MediaTek 帮助客户设计 ASIC 与系统级协同优化，构建面向特定工作负载的高性能平台。这些 ASIC 包括计算、AI 加速器、内存接口、I/O 等关键组件，与 CPU、DPU 以及其他组件互连协同工作，进一步扩展到机架和集群规模。

AI 数据中心的核心竞争力

AI 工作负载的多样化，正在持续推动不同处理单元的异构组合。

因此，ASIC 不应被理解为一种新的 CPU，也不只是某种加速器，而更像一个面向特定目标设计的系统级硅平台。

通过整合适当的计算核心、内存层级结构、互连网络、电源系统，以及 Chiplet 和先进封装等能力，这类平台能够帮助设计者在整个数据中心范围内平衡性能、效率和扩展能力。

未来数据中心的性能标准不再只是拥有更快的 CPU 或 GPU，而是看谁能够把各种计算资源更有效地组织成一个协同系统。而 ASIC 与系统级协同设计，正是构建这种系统的关键基础之一。

MediaTek 在这一过程中，帮助客户完成架构选择，并实现全流程的整体优化解决方案，以满足下一代数据中心性能需求。