泰瑞达联手东京电子推出集成测试单元解决方案

近期，全球自动测试设备龙头泰瑞达（NASDAQ: TER）宣布与日本半导体设备巨头东京电子（TEL）联合推出集成测试单元解决方案，专门解决AI与数据中心芯片在先进封装阶段的良品筛选难题。

AI和数据中心芯片正全面转向芯粒（Chiplet）架构，把CPU、GPU、HBM等多个裸片集成到一个2.5D或3D封装里。一个先进封装可能包含8到16颗chiplet加光引擎，价值数千美元。问题是——只要其中一颗裸片有缺陷，整个封装直接报废。

过去测试是最后一道关卡，但在chiplet时代，测试变成了决定成败的关键瓶颈。因此，在裸片阶段就引入已知合格芯片（KGD）筛选，成了保护良率、提升产能的必选项。

泰瑞达拿出了自家的UltraFLEXplus测试平台，东京电子提供Prexa™单芯片探针台（SDP），两者在一个测试单元内协同工作。

这套组合能稳定控制待测芯片温度，同时扛住先进AI芯片普遍存在的高功耗散热压力。泰瑞达半导体测试事业部总裁Shannon Poulin说得很直接：AI芯片迭代速度空前，客户需要在先进封装各环节实现可靠筛选。这套方案的热控精度、功率密度和数字性能，覆盖当下AI和数据中心芯片的测试要求。

方案基于开放生态系统打造，客户可以自由搭配探针卡、机械台和接口技术，也能按需接入其他探针台或测试设备。目前已正式商用，面向无晶圆厂设计公司、晶圆代工厂和封测外包（OSAT）公司全面开放。

当芯片从"一颗SoC"变成"一堆die的拼图"，测试就不再是收尾工序，而是整个封装能不能活下来的生死线。泰瑞达和东京电子这步棋，瞄准的正是这个越来越贵的瓶颈。