电子说
在电子设计领域,时钟驱动器是确保系统时钟信号稳定、准确传输的关键组件。今天,我们将深入探讨 onsemi 公司的 NB100LVEP221 2.5 V/3.3 V 2:1:20 差分 HSTL/ECL/PECL 时钟驱动器,了解其特性、参数以及应用中的注意事项。
文件下载:NB100LVEP221-D.PDF
NB100LVEP221 是一款低偏斜的 2:1:20 差分时钟驱动器,专为时钟分配而设计。它具备两个时钟源输入,通过输入多路复用器进行选择。两个时钟输入为差分 ECL/PECL 信号,其中 CLK1/CLK1 还能接收 HSTL 信号电平。LVPECL 输入信号既可以是差分配置,也可以是单端配置(若使用 (V_{BB}) 输出)。
该驱动器特别保证了低输出到输出的偏斜,通过优化设计、布局和处理,将器件内部以及器件之间的偏斜降至最低。为确保最小偏斜,即使仅使用一个输出,差分输出的两端也应同样端接到 50Ω。若某一输出对未使用,两个输出可以悬空(不端接),而不会影响偏斜。
抖动小于 2 ps RMS,为系统提供稳定的时钟信号,减少信号干扰。
最大频率典型值大于 1.0 GHz,满足高速系统的时钟需求。
采用热增强型 52 引脚 QFN 封装,有利于散热,提高器件的稳定性。
提供 (V_{BB}) 输出,可作为单端 LVPECL 输入条件下的开关参考电压,也可对交流耦合输入进行偏置。
引脚与摩托罗拉 MC100EP221 兼容,方便进行替换和升级。
这些器件无铅且符合 RoHS 标准,符合环保要求。
| PIN | FUNCTION |
|---|---|
| CLK0*, CLK0** | ECL/PECL 差分输入 |
| CLK1*, CLK1** | ECL/PECL 或 HSTL 差分输入 |
| Q0:19, Q0:19 | ECL/PECL 差分输出 |
| CLK_SEL* | ECL/PECL 有源时钟选择输入 |
| V BB | 参考电压输出 |
| V CC /V CCO | 正电源 |
| V EE*** | 负电源 |
注:引脚悬空时,部分引脚默认低电平,部分默认高电平,底部封装的导热暴露焊盘内部电连接到 (V_{EE})。
| CLK_SEL | Active Input |
|---|---|
| L | CLK0, CLK0 |
| H | CLK1, CLK1 |
通过 CLK_SEL 引脚可以选择激活的时钟输入。
| Symbol | Parameter | Condition 1 | Condition 2 | Rating | Unit |
|---|---|---|---|---|---|
| VCC | PECL 模式电源 | (V_{EE}=0 ~V) | 6 | V | |
| VEE | NECL 模式电源 | (V_{CC}=0 ~V) | -6 | V | |
| V | PECL 模式输入电压 NECL 模式输入电压 |
(V{EE}=0V) (V{CC}=0V) |
(V{I} leq V{C C}) | 6 -6 |
V |
| lout | 输出电流 | 连续 浪涌 |
50 100 |
mA | |
| BB | VBB 吸收/源电流 | ±0.5 | mA | ||
| TA | 工作温度范围 | -40 到 +85 | °C | ||
| Tstg | 存储温度范围 | -65 到 +150 | °C | ||
| 0JA | 热阻(结到环境) | 0 lfpm 500 lfpm |
QFN52 QFN52 |
25 19.6 |
°C/W |
| θJC | 热阻(结到外壳) | 2S2P | QFN52 | 21 | °C/W |
| Tsol | 波峰焊温度 | Pb Pb - Free |
265 265 |
°C |
超过最大额定值可能会损坏器件,影响其功能和可靠性。
| Symbol | Characteristic | −40 ° C | 25 ° C | 85 ° C | Unit | |||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Min | Typ | Max | Min | Typ | Max | Min | Typ | Max | ||||
| V Opp | 差分输出电压 | 不同频率下有不同取值 | mV | |||||||||
| t PLH /t PHL | 传播延迟 | 540 590 | 600 640 | 540 590 | 660 710 | 540 590 | 750 800 | ps | ||||
| t skew | 器件内部偏斜 器件到器件偏斜 |
15 40 | 50 200 | 15 40 | 50 200 | 15 40 | 50 200 | ps | ||||
| t JITTER | 随机时钟抖动(RMS) | 1 | 2 | 1 | 2 | 1 | 2 | ps | ||||
| V PP | 输入摆幅(差分配置) | mV | ||||||||||
| DCO | 输出占空比 | 49.5 | 50 | 50.5 | 49.5 | 50 | 50.5 | 49.5 | 50 | 50.5 | % | |
| t r /t f | 输出上升/下降时间(20% - 80%) | 100 | 200 | 300 | 100 | 200 | 300 | 150 | 250 | 350 | ps |
这些交流特性反映了器件在动态工作时的性能,对于高速系统设计至关重要。
为确保最小偏斜,差分输出两端应同样端接到 50Ω。若输出对未使用,可悬空不端接。
单端 CLK 输入操作在 LVPECL 模式下要求 (V{CC} ≥3.0 ~V),在 NECL 模式下要求 (V{EE} leq-3.0 ~V)。
| Device | Shipping † |
|---|---|
| NB100LVEP221MNRG | 2000 / Tape & Reel |
提供了一系列应用笔记的参考,如 ECL 时钟分配技术、PECL 设计、ECLinPS I/O SPiCE 建模等,方便工程师进行深入研究和设计。
综上所述,onsemi 的 NB100LVEP221 时钟驱动器以其低偏斜、低抖动、高频率等特性,为高速电子系统的时钟分配提供了可靠的解决方案。在实际应用中,工程师需要根据具体的系统需求和工作条件,合理使用该器件,并注意相关的应用注意事项,以充分发挥其性能优势。你在使用时钟驱动器时是否遇到过类似的问题呢?欢迎在评论区分享你的经验和见解。
全部0条评论
快来发表一下你的评论吧 !