电子说
在电子设计领域,时钟分配和信号处理是至关重要的环节。今天,我们来深入了解 onsemi 公司的一款 3.3 V LVTTL/LVCMOS 2:1 MUX 到 4 LVPECL 差分时钟扇出缓冲器——NB3N853501E,看看它能为我们的设计带来哪些优势。
文件下载:NB3N853501E-D.PDF
NB3N853501E 是一款采用纯 3.3 V 电源的 2:1:4 时钟分配扇出缓冲器。其输入复用器(MUX)可通过 CLK_SEL 引脚(LVCMOS/LVTTL 电平)从两条 LVCMOS/LVTTL 时钟线中选择一条(CLK_SEL 为高电平时选择 CLK1,为低电平时选择 CLK0)。输出为 LVPECL 电平,并可通过 CLK_EN 引脚(LVCMOS/LVTTL 电平)进行同步使能控制(CLK_EN 为高电平时使能输出,为低电平时禁用输出)。
| 引脚编号 | 引脚名称 | I/O 类型 | 开路默认状态 | 描述 |
|---|---|---|---|---|
| 1 | V EE | 负(接地)电源引脚,需外部连接到电源以保证正常工作。 | ||
| 2 | CLK_EN | LVCMOS / LVTTL | 上拉 | 同步时钟使能,高电平时使能,低电平时禁用输出(Qx 为低,Qx 为高)。 |
| 3 | CLK_SEL | LVCMOS / LVTTL | 下拉 | 时钟输入选择(高电平选择 CLK1,低电平选择 CLK0 输入)。 |
| 4 | CLK0 | LVCMOS / LVTTL | 下拉 | 时钟 0 输入,未使用时浮空。 |
| 5, 6, 8, 9 | nc | 无连接。 | ||
| 6 | CLK1 | LVCMOS / LVTTL | 下拉 | 时钟 1 输入,未使用时浮空。 |
| 10, 13, 18 | V CC | 正电源引脚,需外部连接到电源以保证正常工作。 | ||
| 11, 14, 16, 19 | Q[3:0] | LVPECL | 反相差分输出。 | |
| 12, 15, 16, 20 | Q[3:0] | LVPECL | 同相差分输出。 |
| CLK_EN | CLK_SEL | 输入功能 | 输出功能 | Qx | Qx |
|---|---|---|---|---|---|
| 0 | 0 | 选择 CLK0 输入 | 禁用 | 低 | 高 |
| 0 | 1 | 选择 CLK1 输入 | 禁用 | 低 | 高 |
| 1 | 0 | 选择 CLK0 输入 | 使能 | CLK0 | CLK1 的反相 |
| 1 | 1 | 选择 CLK1 输入 | 使能 | CLK1 | CLK1 的反相 |
需要注意的是,CLK_EN 切换后,时钟输出会在输入时钟的上升沿和下降沿之后禁用或使能。
在 (V{CC}=3.3 pm 5 %)(3.135 至 3.465 V),(GND =0 V),(T{A}=-40^{circ} C) 至 +85°C 的条件下,输入高电压、输入高电流、输出高电压和输出低电压等都有相应的规格要求。
可订购的型号为 NB3N853501EDTR2G,采用 TSSOP−20(无铅)封装,每卷 2500 个。
NB3N853501E 时钟分配扇出缓冲器以其丰富的功能、出色的性能和良好的电气特性,为电子工程师在时钟分配和信号处理方面提供了一个可靠的选择。在实际设计中,我们需要根据具体的应用需求,合理使用该器件的各个功能,同时注意其电气特性和最大额定值,以确保设计的稳定性和可靠性。大家在使用这款器件时,有没有遇到过什么问题呢?欢迎在评论区分享交流。
全部0条评论
快来发表一下你的评论吧 !