安森美NB6L72M：高性能2x2交叉点开关的设计秘籍

在电子工程师的日常设计工作中，选择合适的器件对于实现高性能电路至关重要。今天，我们来深入探讨安森美（onsemi）的NB6L72M，一款2.5V/3.3V差分2x2交叉点开关，它在时钟和数据处理方面有着出色的表现。

文件下载：NB6L72M-D.PDF

器件概述

NB6L72M属于ECLinPS MAX™ 高性能时钟和数据管理产品家族。它是一款高带宽的全差分2x2交叉点开关，内部带有源端接和CML输出结构，优化设计使其具有低偏斜和最小抖动的特性。其差分输入集成了内部50Ω端接电阻，能够接受LVPECL、CML、LVDS、LVCMOS或LVTTL逻辑电平，而SELECT输入为单端输入，可由LVCMOS/LVTTL驱动。

器件特性

高速性能

• 输入时钟频率：大于3.0 GHz。
• 输入数据速率：大于3 Gb/s。
• 典型传播延迟：360 ps。
• 典型上升和下降时间：65 ps。

宽工作范围

• 电源电压：$V_{CC}$ 范围为2.375 V至3.63 V，$GND$ 为0 V。
• 环境工作温度：-40°C至 +85°C。

兼容性与便利性

• 内部端接电阻：输入和输出均有50Ω内部端接电阻，简化了设计。
• 功能兼容性：与现有的2.5 V / 3.3 V LVEL、LVEP、EP和SG设备功能兼容。
• 封装形式：采用小巧的3 mm x 3 mm 16引脚QFN封装。

引脚与功能

引脚配置

NB6L72M的引脚配置清晰，不同引脚承担着不同的功能。例如，SEL0和SEL1为LVTTL、LVCMOS输入，用于选择D0或D1输出到Q0和Q1；D0和D1为LVPECL、CML、LVDS、LVTTL、LVCMOS输入；Q0和Q1为CML输出。

真值表

通过真值表可以明确不同SEL输入状态下的输出情况：	SEL0*	SEL1*	Q0	Q1
L	L	D0	D0
H	L	D1	D0
L	H	D0	D1
H	H	D1	D1

*Defaults HIGH when left open

电气特性

最大额定值

在使用器件时，必须关注其最大额定值，以避免器件损坏。例如，$V{CC}$ 最大为4.0 V，$V{IO}$ 最大为4.5 V等。

直流特性

• 电源电流：在输入和输出开路时，典型值为80 mA。
• CML输出电压：输出高电压和低电压在不同$V_{CC}$ 下有相应的范围。

交流特性

• 输出电压幅度：在输入电压摆幅最小且频率小于等于3 GHz时，典型值为380 mV。
• 最大工作数据速率：3 Gb/s。
• 传播延迟：在0.5 GHz时，Dn到Qn和SELn到Qn的典型值为360 ps。

设计注意事项

端接问题

在差分配置中，当输入端接引脚（VTDn）连接到公共端接电压或悬空，且Dn/Dn输入无信号时，器件可能会出现自振荡现象。因此，在设计时需要合理处理端接问题。

电源连接

所有$V_{CC}$ 和GND引脚必须外部连接到电源，以确保器件正常工作。

热管理

器件的热性能也需要关注，JEDEC标准多层板（2S2P，2信号，2电源）在暴露焊盘下有8个填充热过孔，有助于散热。

应用接口

文档中提供了多种接口的示意图，如LVPECL接口、LVDS接口、标准50负载CML接口等，方便工程师根据实际需求进行设计。

总结

NB6L72M以其高速性能、宽工作范围和良好的兼容性，为电子工程师在时钟和数据处理电路设计中提供了一个优秀的选择。在使用过程中，需要注意端接、电源连接和热管理等问题，以充分发挥器件的性能。大家在实际设计中是否遇到过类似器件的应用挑战呢？欢迎在评论区分享你的经验和见解。