NB3H60113GH4：工业时钟发生器的卓越之选

在工业市场中，稳定可靠的时钟源对于各类设备的正常运行至关重要。今天，我们将深入探讨安森美（onsemi）的NB3H60113GH4，一款专为工业市场设计的3.3V可编程单端时钟发生器。

文件下载：NB3H60113GH4-D.PDF

一、功能概览

1. 基本功能

NB3H60113GH4具有小巧的封装尺寸，在运行和待机时都只需低功耗。它能够满足工业市场对时钟的需求，并且可以通过一次性可编程（OTP）存储器对一些参数进行编程和存储。

2. 引脚功能

引脚编号	引脚名称	引脚类型	描述
1	XIN	输入	19.8 MHz晶体输入连接
2	XOUT	输出	晶体输出
3	PD#	输入	异步LVCMOS输入，低电平有效主复位，用于禁用设备并将输出置低，内部有下拉电阻，正常工作时需拉高
4	GND	接地	电源地
5	CLK0	单端输出	支持39.6 MHz单端LVCMOS信号
6	NC	输出SE	未使用，浮空
7	VDD	电源	3.3 V电源
8	NC	输出SE	未使用，浮空

3. 电源管理

该器件设计为使用3.3V的VDD电源。为了抑制电源噪声，建议在VDD引脚附近连接0.1μF和0.01μF的去耦电容。

二、时钟输入与配置

1. 输入频率

时钟输入模块可以编程使用19.8 MHz的基模晶体。在使用输出频率调制来降低电磁干扰（EMI）时，为了获得最佳性能，建议使用频率大于6.75 MHz的晶体作为输入，并且支持ESR值高达150Ω的晶体。

2. 可编程晶体负载电容

内部可编程晶体负载电容的设置，消除了标准晶体使用外部负载电容的必要性。内部负载电容可以在4.36 pF至20.39 pF之间以0.05 pF的步长进行编程。对于稳定运行，可参考推荐的最大负载电容值（12 MHz - 27 MHz频率范围，最大电容值为20 pF）。晶体加载有三种模式：仅使用内部芯片电容、仅使用外部电容或同时使用内部和外部电容。在选择外部电容值时，需要考虑内部负载电容的最小值4.36 pF。当使用外部参考时钟时，这些内部负载电容将被旁路。

3. 自动增益控制（AGC）

AGC功能根据输入时钟的信号强度调整增益，以保持良好的输入时钟信号质量。它能够处理来自外部参考时钟的低时钟摆幅，确保设备正常运行，并且最大程度地兼容不同制造商、工艺、质量和性能的晶体。此外，AGC还能控制晶体的功耗，避免过驱动晶体，从而延长晶体的使用寿命。为了准确计算AGC增益并避免增加输出时钟的抖动，用户需要提供晶体负载电容以及其他晶体参数，如ESR和并联电容（C0）。

三、电气特性

1. 绝对最大额定值

符号	参数	额定值	单位
VDD	相对于地的正电源	-0.5至+4.6	V
VI, VO	相对于芯片地的输入/输出电压	-0.5至VDD + 0.5	V
TA	工作环境温度范围（工业级）	-40至+85	°C
TSTG	存储温度	-65至+150	°C
TSOL	最大焊接温度（10秒）	265	°C
JA	热阻（结到环境）	500 lfpm: 129 °C/W 0 lfpm: 84 °C/W	°C/W
JC	热阻（结到外壳）	35至40	°C/W
TJ	结温	125	°C

2. 交流电气特性

符号	参数	条件	最小值	典型值	最大值	单位
fout	单端输出频率			39.6		MHz
fMOD	扩频调制率	fclkin ≥ 6.75 MHz	30			kHz
SS	扩频百分比（相对于标称频率的偏差）			±1%
SSCRED	频谱降低，3次谐波 @SS = ±1%，fout = 39.6 MHz，fclkin = 19.8 MHz晶体，RES BW at 30 kHz，LVCMOS输出				-10	dB
tPU	上电稳定时间	VDD = 3.3 V，带频率调制		3.0		ms
tPD	掉电稳定时间	从PD#引脚下降沿到三态输出（异步）		3.0		ms
Eppm	合成误差	取决于配置	0			ppm
tJITTER - 3.3 V	周期抖动峰峰值	19.8 MHz晶体输入，fout = 39.6 MHz，SS关闭			100	ps
周期 - 周期峰值抖动	19.8 MHz晶体输入，fout = 39.6 MHz，SS关闭			100
tr / tf	3.3 V上升/下降时间	在15 pF负载下，20%至80%之间测量，fout = 39.6 MHz，VDD = 3.3 V，最大驱动			1	ns
tDC	输出时钟占空比	VDD = 3.3 V，参考时钟占空比为50%，PLL时钟	45	50	55	%

四、应用指南

1. 晶体输入接口

使用典型的并联谐振基模晶体时，NB3H60113GH4的晶体振荡器接口如图所示。对于负载电容(C_{L}=18 pF)的并联晶体，假设每条线有4 pF的杂散电容，则(C1 = C2 = 32 pF)为标称值。通过调整(C1)和(C2)的值，可以微调频率精度和占空比偏差。例如，增加(C1)和(C2)的值会降低工作频率。需要注意的是，(R1)是可选的，可能为0Ω。

2. 输出接口和终端匹配

该器件采用独特的多标准输出驱动器来支持LVCMOS标准。系统设计师需要考虑并处理所需的终端匹配变化。LVCMOS输出可以在高达VDD电源的轨到轨范围内摆动，并且在较高驱动强度下可以驱动高达15 pF的负载。输出缓冲器的驱动可以通过编程设置为四个步骤，在该器件中选择了最大驱动电流设置。驱动强度必须设置为高以驱动更高的负载，对于相同的负载，时钟信号的压摆率会随着输出电流驱动的增加而增加。软件允许用户根据所选的(V_{DD})电源为每个LVCMOS输出选择负载驱动电流值。

3. PCB设计建议

为了获得干净的时钟信号波形，需要为设备提供干净的电源。设备必须与系统电源噪声隔离。建议在电路板的元件侧靠近VDD引脚处安装0.1μF和2.2μF的去耦电容，并且在去耦电容和VDD引脚之间不应使用过孔。连接到VDD引脚的PCB走线和接地过孔应尽可能粗且短，所有VDD引脚都应配备去耦电容。PCB上的堆叠电源和接地平面应较大，信号走线应位于顶层，尽量减少过孔和不连续性，并且不应跨越参考平面。终端组件应放置在源或接收器附近，在最佳布局中，所有组件都应位于电路板的同一侧，以减少穿过其他信号层的过孔。

4. 设备应用

NB3H60113GH4主要面向工业市场，可以用作时钟发生器。在消费应用中，系统的各个位置需要单个参考时钟源，该器件可以作为需要接口参考时钟的应用的时钟生成IC。需要注意的是，LVCMOS信号电平不能转换为更高电平的LVCMOS电压。

五、订购信息

器件型号	封装	包装
NB3H60113GH4MTR2G	511AT DFN - 8（无铅）	3000 / 卷带包装

总之，NB3H60113GH4以其出色的性能和灵活的配置，为工业市场的时钟设计提供了一个可靠的解决方案。在实际应用中，工程师们需要根据具体需求进行合理的设计和优化，以充分发挥该器件的优势。大家在使用这款器件时，有没有遇到过什么特别的问题或者有什么独特的应用经验呢？欢迎在评论区分享交流。