探索NB3W800L：高性能时钟扇出缓冲器的卓越之选

在当今高速电子系统的设计中，时钟信号的精确分配和低抖动特性是确保系统稳定运行的关键因素。今天，我们将深入探讨安森美（onsemi）推出的NB3W800L——一款3.3V、100/133 MHz的差分1:8 HCSL兼容推挽时钟扇出缓冲器，看看它如何满足各种高速接口应用的需求。

文件下载：NB3W800L-D.PDF

一、NB3W800L概述

NB3W800L是一款低功耗的8输出差分缓冲器，完全符合DB800ZL规范的性能要求。它能够为英特尔®快速路径互连（Intel QPI和UPI）、PCIe Gen1/Gen2/Gen3/Gen4、SAS、SATA以及英特尔可扩展内存互连（Intel SMI）等应用分配参考时钟。其内部固定的反馈路径能为关键的QPI应用保持低漂移。

二、核心特性剖析

2.1 输出性能

• 低偏斜与低抖动：8对差分时钟输出对，电压为0.7V，具有低功耗NMOS推挽HCSL兼容输出。偏斜小于50 ps，变化小于100 ps，Gen 3模式下小于1.0 ps，QPI 9.6GT/s 12UI相位抖动小于0.2 ps RMS。如此出色的性能确保了时钟信号在传输过程中的准确性和稳定性。
• 低输入到输出延迟：采用伪外部固定反馈，实现最低输入到输出延迟，有助于提高系统的响应速度。

2.2 灵活的控制模式

• 独立OE控制：每个输出都可以通过SMBus控制寄存器位或专用的OE#引脚进行独立启用或禁用，方便用户根据实际需求灵活配置。
• PLL可配置：PLL可配置为PLL模式或旁路模式（扇出操作），支持100 MHz或133 MHz的PLL模式操作，适用于PCIe、QPI和UPI等多种应用。

2.3 其他特性

• 可选择的PLL带宽：能够最小化下游PLL的抖动峰值，进一步提高系统的抗干扰能力。
• SMBus可编程配置：用户可以通过SMBus对设备进行编程，实现各种自定义配置。
• 扩频兼容：能够跟踪输入时钟的扩频，降低电磁干扰（EMI）。

三、引脚与配置详解

3.1 引脚功能

NB3W800L采用QFN48封装，共有49个引脚，每个引脚都有其特定的功能。例如，PWRGD/PWRDN#是一个双功能引脚，用于通知设备采样锁存输入并启动，或进入/退出掉电模式；CLK_IN/CLK_IN#是差分输入时钟引脚；OE#引脚用于控制输出的启用或禁用等。

3.2 电源连接

不同的电源引脚为设备的不同部分提供电源，如VDD为DIF时钟提供电源，VDDA为PLL核心提供3.3V电源，GND为接地引脚。正确的电源连接是确保设备正常工作的基础。

3.3 SMBus地址与配置

SMBus地址为D8，通过SMBus可以对设备进行各种配置，如PLL操作模式、输出控制等。相关的寄存器包括PLL模式和频率选择寄存器、输出控制寄存器等，用户可以根据需要进行读写操作。

四、电气特性分析

4.1 时钟输入参数

在特定的测试条件下（(V{DD}=V{DDA}=3.3V pm 5%)，(T_{A}=0^{circ}C - 70^{circ}C)），时钟输入具有一定的电压范围和抖动要求。例如，输入低电压（CLK_IN）在单端测量时为800 - 1150 mV，输入幅度（CLK_IN）在差分测量时为8 mV等。

4.2 输出AC时序特性

以DIF 0.7V输出为例，在非扩频或-0.5%扩频模式下，具有时钟稳定时间、长期精度、上升/下降时间变化等特性。如时钟稳定时间为1.8 ms，长期精度为100 ppm等。

4.3 电流消耗与偏斜抖动参数

设备的电流消耗在不同模式下有所不同，如133 MHz时，VDD rail的工作电流为94 - 105 mA，VDDA + VDDR rail的PLL模式电流为38 - 50 mA等。同时，输入到输出的偏斜和抖动参数也有明确的规定，如PLL模式下输入到输出偏斜标称值为-100 - 100 ps等。

五、信号与功能操作

5.1 时钟输入

差分输入时钟期望来自具有HCSL兼容输出的时钟合成器，如CK420BQ、CK - NET等。

5.2 输出启用控制

每个输出可以通过SMBus控制寄存器位或OE#引脚进行独立控制。OE#引脚为异步低电平有效信号，输出启用位在SMBus寄存器中为高电平有效。

5.3 频率选择

通过100M_133M#硬件引脚可以选择DIF对的输出频率，CLK_IN频率等于CLK_OUT频率。

5.4 电源控制

PWRGD/PWRDN#引脚用于控制设备的电源状态，包括启动、掉电等操作。在进入掉电模式时，需要注意先拉低PWRDN#引脚，以确保所有时钟无干扰地关闭。

5.5 模式选择

HBW_BYPASS_LBW#是一个三电平功能输入引脚，用于选择PLL高带宽、旁路模式和PLL低带宽模式。

六、实际应用与注意事项

6.1 应用场景

NB3W800L适用于各种需要精确时钟分配的高速接口应用，如服务器、数据中心、通信设备等。其低抖动和低偏斜特性能够确保系统的稳定性和可靠性。

6.2 注意事项

• 电源滤波：为了确保设备的性能，需要进行适当的电源滤波，参考文档中的电源滤波示例进行设计。
• 输入时钟要求：输入时钟应符合相应的精度要求，以保证设备的输出性能。
• 操作模式：在使用过程中，需要根据实际需求正确选择PLL模式、旁路模式等操作模式，并注意相关的配置和控制。

总之，NB3W800L作为一款高性能的时钟扇出缓冲器，为电子工程师在高速电子系统设计中提供了一个可靠的选择。通过深入了解其特性、引脚配置和电气特性，我们可以更好地发挥其优势，实现系统的优化设计。你在实际应用中是否遇到过类似的时钟缓冲器，它们的表现如何呢？欢迎在评论区分享你的经验和见解。