Si3056和Si3018/19/10：全球串行接口直接访问装置的技术剖析

在当今电子通信领域，调制解调器、语音邮件系统等设备对电话线路接口的要求越来越高。Si3056和Si3018/19/10作为集成的直接访问装置（DAA），以其丰富的功能和出色的性能，为满足全球电话线路需求提供了优秀的解决方案。

文件下载：SI3010-GS.pdf

产品概述

Si3056是一款集成的直接访问装置，具备可编程的线路接口，能满足全球电话线的各种要求。它采用两个16引脚的小外形封装，无需模拟前端（AFE）、隔离变压器、继电器、光隔离器和2 - 4线混合器，大大减少了分立元件的数量，降低了成本，同时还能轻松符合全球监管要求。该装置可直接与标准调制解调器DSP接口，为后续的数据处理和传输提供了便利。

产品特性

功能集成度高

• 完整的DAA功能：涵盖可编程线路接口、脉冲拨号支持、AC和DC端接、过载检测、振铃检测阈值设置等功能，为电话线路的连接和通信提供了全方位的保障。
• 集成编解码器和2 - 4线混合器：实现了语音信号和数据信号的高效转换和处理，减少了外部元件的使用。
• 高隔离性能：采用专有的隔离技术，实现了>5000 V的隔离，有效保护了设备和人员的安全。

性能优越

• 宽动态范围：TX/RX路径具有80 dB的动态范围，能够适应不同强度的信号传输，保证了通信的稳定性。
• 低失真：接收总谐波失真（THD）可达 - 78 dB，有效减少了信号的失真，提高了语音和数据的质量。
• 多设备支持：通过串行接口控制，可支持多达八个设备，满足了多用户、多设备的通信需求。

电源和兼容性

• 低功耗设计：采用3.3 V电源供电，降低了设备的功耗，提高了能源利用效率。
• 引脚兼容性：Si3056输入引脚具有5 V容差，输出引脚仅驱动3.3 V，方便与其他设备进行连接和集成。

电气特性

推荐工作条件

Si3056的正常工作需要满足一定的条件。环境温度方面，F和K级别的环境温度范围为0 - 70 °C；数字电源电压范围为3.0 - 3.6 V，典型值为3.3 V。在实际设计中，我们需要根据具体的应用场景和环境条件，合理选择电源和散热方案，以确保设备的稳定运行。

环路特性

环路特性是衡量DAA性能的重要指标之一。DC端接电压会随着环路电流的变化而变化，不同的设置（如MINI、ILIM、DCV、DCR等）会影响DC端接电压的数值。例如，当IL = 20 mA，MINI = 11，ILIM = 0，DCV = 00，DCR = 0时，DC端接电压的最大值为6.0 V；而当IL = 120 mA时，DC端接电压为9 V。此外，还需要关注挂机泄漏电流、工作环路电流、DC振铃电流、振铃检测电压和振铃频率等参数，这些参数直接影响着电话线路的通信质量。

AC特性

AC特性主要包括接收总谐波失真、动态范围和呼叫者ID满量程电平。接收总谐波失真在不同的设置下可达到 - 78 dB，有效减少了信号的失真。动态范围（呼叫者ID模式）可达50 dB，能够适应不同强度的信号传输。呼叫者ID满量程电平为6 VPEAK，保证了呼叫者ID信息的准确传输。

绝对最大额定值

为了保证设备的安全和可靠性，我们需要了解其绝对最大额定值。DC电源电压范围为 - 0.5 - 3.6 V，输入电流为±10 mA，数字输入电压范围为 - 0.3 - (VD + 0.3) V，工作温度范围为 - 40 - 100 °C，存储温度范围为 - 65 - 150 °C。在实际使用中，必须严格遵守这些额定值，避免设备因超过额定值而损坏。

开关特性

开关特性对于设备的时序控制和信号传输至关重要。不同的接口（如MCLK、SCLK等）具有不同的周期时间、占空比、延迟时间、建立时间和保持时间等参数。例如，MCLK的周期时间范围为16.67 - 1000 ns，占空比为40 - 60%；SCLK的周期时间为244 ns - 1/256 Fs，占空比为50%。在设计电路时，需要根据这些参数合理安排信号的时序，确保设备的正常工作。

数字滤波器特性

数字滤波器特性包括FIR和IIR滤波器的特性。FIR滤波器的通带（0.1 dB）范围为0 - 3.3 kHz，通带（3 dB）范围为0 - 3.6 kHz，阻带为4.4 kHz，阻带衰减为 - 74 dB；IIR滤波器的通带（3 dB）范围为0 - 3.6 kHz，阻带为4.4 kHz，阻带衰减为 - 40 dB。这些滤波器能够有效过滤信号中的噪声和干扰，提高信号的质量。

典型应用

电路设计

Si3056和Si3018/19/10的典型应用电路需要使用一系列的元件，如电容、电阻、二极管、晶体管等。具体元件的选择和参数设置需要根据实际需求进行调整。例如，C1、C2选用33 pF，Y2，X7R，±20%的电容；R1选用1.07 kΩ，1/2 W，1%的电阻。在设计电路时，还需要参考AN67文档中的推荐布局指南，确保电路的性能和稳定性。

AOUT PWM输出

Si3056支持脉冲宽度调制（PWM）输出，可用于呼叫进度监控。通过设置PWME位（寄存器1，位3）可以启用该模式。相关的元件包括扬声器、晶体管、电容和电阻等。例如，LS1选用Speaker BRT1209PF - 06，Q6选用NPN KSP13。此外，寄存器20和21可以线性衰减接收和发送路径，通过设置PWMM[1:0]位（寄存器1，位5:4）可以选择不同的PWM输出模式。

功能详解

电源供应

Si3056系统侧设备使用3.0 - 3.6 V的电源供电，输入引脚具有5 V容差，输出引脚仅驱动3.3 V。线路侧设备的电源来自Si3056和电话线，这种设计使得线路侧设备在挂机时能够通过Si3056提供的电源进行通信和线路电压监测，摘机时则从电话线获取电源，既保证了设备的功能实现，又降低了成本。

初始化

Si3056上电后，需要对RESET引脚进行操作。当RESET引脚被释放后，寄存器具有默认值。初始化过程包括对PLL进行编程、等待PLL锁定、为线路侧设备上电以及设置所需的线路接口参数等步骤。具体来说，需要使用寄存器8和9对PLL进行编程，等待1 ms直到PLL锁定，将00H写入寄存器6为线路侧设备上电，然后根据“特定国家寄存器设置”表设置相应的参数。

隔离屏障

Si3056通过低成本、高电压电容和专有的信号处理技术实现了隔离屏障。C1、C2、C8和C9电容将Si3056（系统侧）与线路侧设备隔离开来，传输、接收、控制、振铃检测和呼叫者ID数据都可以通过这个屏障进行传递。Y2类电容可实现5 kV或更高的浪涌性能。默认情况下，电容通信链路是禁用的，需要清除PDL位（寄存器6，位4）才能启用，同时需要在清除PDL位之前将时钟发生器编程到可接受的采样率。

发送/接收满量程电平

Si3056支持可编程的最大发送和接收电平。默认信号电平为0 dBm到600 Ω负载，通过设置FULL位（寄存器31）和FULL2位（寄存器30）可以分别启用满量程模式和增强满量程模式。满量程模式下，满量程信号电平增加到 + 3.2 dBm到600 Ω负载，或1 dBV到所有参考阻抗；增强满量程模式下，满量程信号电平增加到 + 6.0 dBm到600 Ω负载，或1.5 dBV到所有参考阻抗。这些模式为不同的应用场景提供了更多的选择。

并行手机检测

Si3056能够检测并行手机的摘机状态。当Si3056摘机时，可以通过LCS位监测环路电流，环路电流的显著下降表明并行手机正在摘机。同时，还可以通过LVS位读取线路电压，线路电压的显著下降也可能表示有并行手机。为了使Si3056与其他手机并行工作，并行手机需要具有足够高的直流端接，以支持同一线路上的两个摘机DAA。通过改变直流阻抗和降低DCT引脚电压，可以提高并行手机的工作性能。

线路电压/环路电流传感

Si3056可以通过Si3010、Si3018和Si3019线路侧设备测量环路电流和线路电压。8位LCS2[7:0]和LCS[4:0]寄存器报告环路电流，8位LVS[7:0]寄存器报告线路电压。这些寄存器可以帮助我们检测线路连接状态、并行电话的摘机状态、是否有足够的环路电流以及是否存在过流情况等。

摘机

通信系统通过将逻辑0应用于OFHK引脚或设置OH位（寄存器5，位0）来生成摘机命令。OFHK引脚需要通过设置OHE位（寄存器5，位1）来启用，其极性由OPOL位（寄存器5，位4）选择。摘机状态会使线路被占用，用于呼入/呼出电话和脉冲拨号。摘机过程中会有一系列的事件发生，包括250 μs的延迟、摘机计数器的延迟、电阻校准和ADC校准等。在实际应用中，需要根据具体情况合理设置这些参数，以确保设备的快速响应和稳定运行。

中断

AOUT/INT引脚可以通过设置INTE位（寄存器2，位7）用作硬件中断引脚。默认情况下，该中断输出引脚为低电平有效，但可以通过设置INTP位（寄存器2，位6）启用高电平有效操作。当设置INTE位时，该引脚为开漏输出，需要一个4.7 kΩ的上拉或下拉电阻才能正常工作。寄存器3和44中的某些位可以设置以启用硬件中断源，当这些位被设置时，AOUT/INT引脚会变为有效状态，直到中断被处理。此外，寄存器43和44包含线路电流/电压阈值中断，该中断在测量值超过或低于阈值时触发。

DC端接

DAA具有可编程的直流阻抗、最小操作环路电流和TIP/RING电压设置。通过设置DCR位，可以将直流阻抗从50 Ω的斜率改为800 Ω的斜率，以适应不同的应用需求。ILIM位可以用于选择符合TBR21标准的电流限制模式，在该模式下，直流I/V曲线在40 mA以上变为2000 Ω的斜率。MINI[1:0]位和DCV[1:0]位可以分别选择最小操作环路电流和调整DCT引脚电压，这些设置可以为系统设计师提供重要的权衡选择。

AC端接

Si3056与Si3018线路侧设备具有四个AC端接阻抗，与Si3019线路侧设备具有十六个AC端接阻抗。通过ACT、ACT2和ACIM[3:0]位可以选择不同的AC阻抗，以满足不同国家和地区的PTT要求。例如，ACT = 0，ACT2 = 0时，选择的是600 Ω的实际端接，满足FCC part 68、JATE等国家的阻抗要求；ACIM[3:0] = 1111时，选择的是全球复杂阻抗，满足所有需要复杂端接的国家的最小回波损耗要求。

跨混合平衡

Si3056包含一个片上模拟混合器，用于实现2 - 4线转换和近端回波消除。该混合电路会根据所选的AC端接设置进行调整。此外，Si3056还提供了一个数字滤波器阶段，用于额外的近端回波消除。通过对八个可编程混合寄存器（寄存器45 - 52）进行编程，可以提供更高的回波消除能力，有效减少实际线路异常带来的影响。

振铃检测

振铃信号通过电阻耦合从TIP和RING连接到RNG1和RNG2引脚。Si3056支持全波或半波振铃检测，振铃检测阈值可以通过RT位（寄存器16，位0）进行编程。可以通过RGDT引脚、寄存器位（RDTP、RDTN和RDT）和DTX输出三种方式监测振铃检测输出。不同的检测方式具有不同的特点和应用场景，需要根据实际需求进行选择。

脉冲拨号和火花淬火

脉冲拨号通过摘机和挂机来生成通断脉冲，标称速率为每秒10个脉冲。Si3056的直流保持电路可以主动控制挂机和摘机瞬态，以保持脉冲拨号的保真度。对于意大利、荷兰、南非和澳大利亚等国家的火花淬火要求，Si3056可以通过控制环路电流来实现三种不同的挂机速度，从而通过火花淬火测试，无需额外的BOM组件。在脉冲拨号过程中，需要禁用自动电阻校准，以确保设备的正常运行。

计费音调保护和接收过载

中央办公室生成的“计费音调”或“计量脉冲”可能会导致调制解调器连接困难。Si3056芯片组可以提供计费音调开始和结束的反馈。通过设置BTE位（寄存器17，位2）可以启用计费音调检测，当线路信号大于1.1 VPK时，ROV位会被设置，表示接收过载情况；当计费音调大到足以过度降低线路侧设备的线路电源时，BTD位会被设置。在检测到计费音调后，需要对OVL位进行轮询，以确定计费音调是否已经过去。如果用户希望在计费音调期间接收数据，需要添加外部LC滤波器。

计费音调滤波器（可选）

为了在德国、瑞士和南非等国家的计费音调期间正常运行，需要一个外部LC陷波滤波器。Si3056在计费音调事件期间可以保持摘机状态，但在存在大的计费音调信号时，线路数据会丢失。陷波滤波器设计需要两个陷波，分别在12 kHz和16 kHz处。由于这些组件成本较高且只有少数国家使用计费音调，因此该滤波器通常放置在外部加密狗中或作为这些国家的人口选项添加。

呼叫者ID

Si3056支持I型和II型呼叫者ID。对于II型呼叫者ID，需要进行一系列的操作，包括检测呼叫者ID音调、检查同一线路上是否有其他并行设备、主机处理器向中央办公室发送确认信号等。在整个过程中，需要注意自动校准和摘机计数器的设置，以确保呼叫者ID数据的准确接收。由于低功耗ADC的特性，SDO上的数据可能存在高达10%的直流偏移，呼叫者ID解码器需要使用高通或带通滤波器来准确检索呼叫者ID数据。

过载检测

Si3056可以检测超过DAA电路正常工作功率范围的过载情况。使用过载检测功能时，需要先设置OH位（寄存器5，位0）摘机，等待25 ms让线路瞬态稳定，然后设置OPE位（寄存器17，位3）启用过载检测。当检测到过载情况时，DAA会自动向线路呈现800 Ω的阻抗，以减少钩开关电流，并设置OPD位（寄存器19，位0）表示存在过载情况。在摘机前，应始终清除OPE位。

增益控制

Si3056支持不同的增益和衰减设置，具体取决于所使用的线路侧设备。对于两种设备，都可以通过ARX[2:0]位选择接收路径的增益，通过ATX[2:0]位选择发送路径的衰减，还可以使用RXM和TXM位分别静音接收和发送路径。当使用Si3019线路侧设备时，Si3056提供了更灵活的增益和衰减设置，通过TXG2、RXG2、TXG3和RXG3位可以实现更精细的增益和衰减调整。

滤波器选择

Si3056支持额外的滤波器选择，通过IIRE位（寄存器16，位4）可以在IIR和FIR滤波器之间进行选择。IIR滤波器提供了比默认FIR滤波器更短但非线性的群延迟替代方案，并且仅在8 kHz采样率下工作。在Si3019线路侧设备上，FILT位（寄存器31，位1）可以选择接收路径的 - 3 dB低频极点，当该位清除时为5 Hz，设置时为200 Hz。

时钟生成

Si3056具有片上时钟发生器，通过单个MCLK输入频率可以生成所有所需的标准调制解调器采样率。时钟发生器由两个锁相环（PLL1和PLL2）组成，具有快速锁定时间、高抗噪性等优点。在编程时钟发生器时，需要注意寄存器的写入顺序和更新速率，以确保系统的稳定性