电子说
在电子设计领域,时钟信号的稳定性和低抖动特性至关重要。Skyworks的Si53301/4-EVB评估板为工程师们提供了一个便捷的平台,用于评估Si533xx系列低抖动时钟缓冲器/电平转换器。下面,我们就来详细了解一下这款评估板。
文件下载:SI53301/4-EVB.pdf
Si53301/4-EVB评估板主要用于评估Si533xx系列低抖动时钟缓冲器/电平转换器。从工厂发货时,该评估板安装的是Si53301器件。由于整个Si533xx系列缓冲器使用相同的输入电路和输出驱动器,并且具有相同的抖动规格,因此该评估板可用于评估任何Si533xx器件。
Si53301提供引脚可选的时钟输出信号格式、驱动强度控制、可选时钟分频以及每组输出使能功能;Si53304则提供引脚可选的时钟输出信号格式、驱动强度控制以及每个时钟输出的独立输出使能引脚。
评估板的特点包括:
评估板需要三个电源电压:VDD、VDDOA和VDDOB。这些电源电压通过位于评估板底部的J18和J20施加,J18和J20不仅作为电源输入,还起到支撑作用。注意,评估板顶部有丝印标识J18和J20的输入。
VDD为输入缓冲器、多路复用器和分频器供电;VDDOA和VDDOB分别为CLK0、1、2和CLK3、4、5的输出驱动器供电。三个输入电源电压应具有共同的外部接地,并且需要从公共电源地引出一根单独的接地线连接到J18和J20的接地端。
VDD、VDDOA和VDDOB可以是1.8 V ±5%、2.5 V ±5%或3.3 V ±10%。VDDOA和VDDOB需要根据输出驱动器格式进行设置,具体设置可参考表1。那么,在实际设计中,你会如何选择合适的电源电压呢?
评估板接受差分时钟输入,通过标有CLK0、CLK0B以及CLK1、CLK1B的SMA连接器输入。也可以将与VDD电压相同电压摆幅的单端CMOS输入应用于CLK0和/或CLK1。有关更多信息,请参考“4.4. 跳线P1和P2”。
有源时钟输入由JP1选择,JP1控制CLK_SEL输入引脚8。你在使用评估板时,会更倾向于使用差分时钟输入还是单端CMOS输入呢?
评估板在标有Q0、1、2、3、4、5的SMA连接器处提供六个时钟输出。出厂时,评估板无需更改任何组件即可支持LVDS、CML或低功耗LVPECL差分输出。标准LVPECL和HCSL输出需要更改输出电阻和/或电容,具体更改可参考图3中的表格。
评估板可用于评估Si53301或Si53304,但出厂时安装的是Si53301。下面我们来详细了解一下跳线的设置。
跳线JP2和JP3分别设置输入引脚2和3上的SFOUTA1和SFOUTA0电平;跳线JP4和JP5分别设置输入引脚22和23上的SFOUTB1和SFOUTB0电平。这些输入有三个有效输入电平:接地、VDD和开路,具体设置可参考表1。
对于Si53301器件,跳线JP1和JP6分别控制A组(Q0、1、2)和B组(Q3、4、5)的输出分频;对于Si53304器件,跳线JP1和JP6分别控制输出时钟Q1和Q5的使能。这些跳线的设置可参考表2。
对于Si53301,这些跳线控制CLK_SEL、OEA和OEB。OEA是输出时钟Q0、1、2的使能,OEB是输出时钟Q3、4、5的使能;对于Si53304,这些跳线控制CLK_SEL、OE1、OE2、OE3和OE4。具体信息可参考表3。
除非将单端输入应用于CLK0或CLK1输入,否则跳线P1和P2应保持开路。当在P1(P2)上放置跳线时,VREF引脚17的电压将应用于CLK0B(CLK1B)输入引脚,以便可以将电压摆幅为VDD(引脚7)伏特的CMOS输入应用于CLK0(CLK1)引脚。此外,还需要对评估板进行一些电阻和电容更改(在图3中P1和P2附近的原理图中有描述)。
评估板的物料清单包含了各种组件,如电容、电感、电阻、连接器、跳线等,具体信息可参考表4。在实际设计中,你是否会根据自己的需求对物料清单进行调整呢?
Si53301/4-EVB评估板为工程师们提供了一个全面的平台,用于评估Si533xx系列低抖动时钟缓冲器/电平转换器。通过合理设置电源、时钟输入和输出以及跳线,工程师们可以深入了解这些器件的性能,为实际设计提供有力支持。希望这篇文章能对你有所帮助,如果你在使用评估板过程中有任何问题或经验,欢迎在评论区分享。
全部0条评论
快来发表一下你的评论吧 !