SAR与Σ-Δ型ADC架构的对比,多路复用应用面临的挑战

Maithil Pachchigar 应用工程师 ADI公司

工业过程控制、便携式医疗设备和自动化测试设备中使用的多路复用数据采集系统(DAS)需要更高的通道密度；在这些系统中，用户希望测量多个传感器和监控器信号，并将很多输入通道扫描至单个ADC或多个ADC中。多路复用的整体优势在于每通道所需的ADC数量较少，节省了印刷电路板(PCB)空间，降低了功耗和成本。

自动化测试设备和电源线路监控应用中的某些系统要求每通道使用专门的采样保持放大器和ADC，以便对输入进行同步采样，从而提升每通道的采样速率，并保留相位信息，但代价是更多的PCB面积和更高的功耗。系统设计人员根据最终应用的性能、功耗、尺寸和成本要求进行权衡取舍。它们从中选出一个转换器架构和拓扑，并使用市场上提供的分立式或集成式元件实现信号链设计。

图1显示了多路复用DAS的简化框图，可进行监控并对多种传感器类型进行顺序采样。某些情况下，信号链会利用多路复用器与ADC之间的缓冲放大器或可编程增益放大器。

图1. 典型多路复用数据采集系统

当多路复用器切换通道时，在其输入端会产生小电压毛刺或反冲。该反冲与多路复用器的开启和关断时间、导通电阻以及负载电容成函数关系。具有低导通电阻的大开关通常需采用大输出电容，而每次输入端开关时，都必须将其充电至新电压。如果输出未能建立至新电压，则将产生串扰误差。因此，多路复用器带宽必须足够大，且多路复用器输入端必须使用缓冲放大器或大电容，才能建立至满量程阶跃。此外，流过导通电阻的漏电流将产生增益误差，因此这两者都应尽可能小。

SAR与Σ-Δ型ADC架构的对比

图2显示了基于电荷再分配电容数模转换器(DAC)阵列的逐次逼近型寄存器(SAR)的基本转换器架构。它在每一个转换开始的边沿上对输入信号进行一次采样，在每一个时钟边沿上进行位对比，并通过控制逻辑调节数模转换器的输出，直到该输出极为接近地匹配模拟输入。因此，它需要来自独立外部时钟的N个时钟周期，以便以迭代方式实现单次N位转换。

图2. 基本SAR ADC架构

图3显示了基本的Σ-Δ型ADC架构，它以调制器的过采样频率(KfS)对模拟输入信号连续采样，其转换输出为KfS处系列采样的加权均值。分辨率较高的Σ-Δ型ADC转换时间较长，因为需要2N次采样才能完成单次转换。

图3. 基本Σ-Δ型ADC架构

内部比较器噪声和DAC线性度决定SAR ADC转换的精度，而调制器中积分器的建立时间(开关)则决定Σ-Δ型ADC转换的精度。SAR ADC面临的一个挑战是，驱动器放大器需要在一次转换结束与下次转换起始之间的采集时间内建立其模拟输入端注入的开关瞬变电流。

SAR ADC的输入带宽(数十MHz)比采样频率高。所需输入信号带宽一般在数十到数百kHz内，因此，需要用抗混叠滤波器过滤掉折回目标带宽的无用混叠信号。在Σ-Δ型ADC的情况下，所需输入信号带宽通常在DC至几kHz之间，数字滤波器的输入带宽低于调制器的采样频率，因此，放宽了抗混叠要求。数字滤波器滤除目标带宽以外的噪声，抽取器则降低输出数据速率，使其回落至奈奎斯特速率。

多路复用应用面临的挑战

精密SAR ADC因为易用性、低功耗、小封装和低延迟等特点而在很多应用中广受青眯，简化了多路复用DAS的快速通道切换。

精密Σ-Δ型ADC具有卓越的带外抑制性能，而且在实现斩波功能的情况下，能抑制接近直流(50 Hz/60 Hz)的1/f噪声成分，因而广泛运用于工业应用和音频应用中。在这种情况下，ADC的采样速率是用高分辨率换来的。

SAR ADC固有异步属性，可以快速设计控制环路，转换相关的延迟或流水线延迟几乎为零，并且对接近满量程的步进输入能作出快速响应——因此，它是很多多路复用应用的普遍选择。而Σ-Δ型转换器架构一般具有单调性(这意味着它能在任意时间点转换)，并采用集成式调制器来实现要求以一个全局内部或外部时钟源来同步所有内部模块的过采样和数字抽取滤波——结果导致非零周期延迟或建立时间问题。有些系统也依赖于统一的多通道数字化过程，其低延迟使采用SAR ADC的通道切换更方便快速。除了数字滤波器的延迟(群延迟)，Σ-Δ型ADC还常用于多种类型的传感器多路复用——比如温度、压力或称重传感器——从而以较低的输出数据速率获取小电压变化，比如过程控制。这主要是因为它具有较高的分辨率、精度、噪声和动态范围性能，而SAR ADC通常要求每个通道配备低通滤波器或进行缓冲，结果会在空间和成本方面使问题复杂化。

某些精密SAR ADC较高的吞吐速率允许在数字化处理中以较高的扫描速率对多个通道进行多路复用，因而所需的ADC数量较低，节省了PCB面积和成本。精密Σ-Δ型ADC可以进行多路复用的输出数据速率受限于数字滤波器类型的建立时间，这就限制了其为多路复用器通道建立快速满量程瞬态的能力。建立时间还会因所使用的数字滤波器类型而不同。用户必须等到数字滤波器的建立时间完全结束，才能取得有效的转换结果，然后才能切换到下一个通道。某些内置sinc (sinx/x)数字滤波器的Σ-Δ型ADC允许在单个周期内完成建立或零延迟，方法是屏蔽内部数字滤波器结果，同时在第一个转换周期内、或在开始新的采样周期前输出完全建立的数据结果。这些ADC的输出数据速率始终低于其完全建立的延迟时间过后的速率。

两类精密ADC在多路复用应用中面临的共同问题是带宽、建立时间和输入范围要求。在一个多路复用DAS中，当输入通道切换到下一通道时，一个重大难题是ADC必须支持大电压幅度步进的变化和快速转换(哪怕是直流信号)，因为输入步进可能从负满量程电压(有时候是接地)转换为正满量程电压，反之亦然。换言之，两个输入通道之间会在很短的时间内产生大电压步进，并且ADC输入必须要能够建立这个大电压步进。这为ADC驱动器带来了额外负担，而且在这种情况下，ADC驱动器的大信号带宽性能成为了选择ADC驱动器的关键规格。在大幅度步进的情况下，非线性效应显现，并且压摆率和输出电流特性会限制ADC驱动器的性能和输出响应。多路复用器通道开关必须与ADC转换引脚同步，并且在启动转换之后应当等待一段较短的开关延迟(几十ns)，然后再切换到下一通道，这样可以有充分的时间建立所选通道。为了保证最大吞吐速率时的性能，多路复用系统的所有元件都必须在多路复用器切换与下一次转换开始之间的时间里在ADC输入端完成建立。

集成式和分立式多路复用精密DAS解决方案

如今，市场上有集成式和分立式两类多路复用应用解决方案，具体取决于客户的需求。分立式多路复用解决方案的优势是，在基于性能求选择合适的信号调理组件时具有较大的灵活性。

用户仍然需要面临与通道切换、时序和建立时间相关的复杂设计问题。我们也可以认为，如果用户可以切换多路复用器输入通道，进行外部校准以排除误差，灵活性仍然存在，但是，结果很可能会增加电路板尺寸和成本，牺牲性能和灵活性。有些客户也会出于灵活性考虑，偏好自行对FPGA实施定制数字滤波，而不采用片内集成的滤波器。

如果客户使用集成式多路复用解决方案，则无需担心通道切换、时序和建立时间问题。另外，这种方式可以提供独立通道配置，而且带有不同的输入范围和误差校准选项。这种情况下，客户在信号调理方面的灵活性较低，但该方式可以简化设计，节省面积和物料成本，同时还具有充足的性能。当今市场上现有的部分高度集成式SAR和Σ-Δ型ADC可以克服在设计精密DAS时面对的诸多挑战。这些IC消除了对输入信号进行缓冲、电平转换、放大、衰减或以其他方式调理的必要性。它们还消除了共模抑制、噪声、通道切换、时序和建立时间等方面的担忧。

选择SAR或Σ-Δ型转换器架构时，系统设计人员应当根据多路复用数据采集系统的性能、功耗、尺寸和成本要求考虑本文中的设计优缺点。