CDCE949和CDCEL949：高性能可编程时钟合成器的深度解析

在电子设计领域，时钟合成器是确保系统稳定运行的关键组件。今天，我们来深入探讨德州仪器（TI）的CDCE949和CDCEL949这两款可编程时钟合成器，看看它们在性能、功能和应用方面有哪些独特之处。

文件下载：CDCE949PERF-EVM.pdf

一、产品概述

CDCE949和CDCEL949属于可编程时钟发生器家族，它们是基于模块化PLL的低成本、高性能可编程时钟合成器、乘法器和除法器。这两款器件能够从单个输入频率生成多达9个输出时钟，每个输出都可以在系统内编程，实现最高230 MHz的任意时钟频率，并且使用了多达四个独立可配置的PLL。

1.1 家族成员对比

可编程时钟发生器家族有多个成员，不同成员的PLL数量和输出数量有所不同：

• CDCEx913：1个PLL，3个输出
• CDCEx925：2个PLL，5个输出
• CDCEx937：3个PLL，7个输出
• CDCEx949：4个PLL，9个输出

1.2 输出电源引脚

CDCEx949具有独立的输出电源引脚VDDOUT，其中CDCEL949的VDDOUT为1.8 V，CDCE949的VDDOUT为2.5 V至3.3 V。

1.3 输入信号

输入可以接受外部晶体或LVCMOS时钟信号。如果使用外部晶体，片上负载电容对于大多数应用来说已经足够，负载电容的值可以在0到20 pF之间编程。此外，还可以选择片上VCXO，允许将输出频率与外部控制信号（如PWM信号）同步。

二、产品特性

2.1 可编程性和EEPROM

• 具有系统内可编程性和EEPROM，通过串行可编程的易失性寄存器和非易失性EEPROM来存储客户设置。这使得用户可以根据具体应用需求灵活配置器件。

  2.2 灵活的输入时钟概念

• 支持多种输入时钟方式：
  • 外部晶体：频率范围为8至32 MHz。
  • 片上VCXO：牵引范围为±150 ppm。
  • 单端LVCMOS：最高可达160 MHz。

    2.3 自由可选的输出频率

    输出频率最高可达230 MHz，能够满足不同应用对时钟频率的需求。

    2.4 低噪声PLL核心

• PLL环路滤波器组件集成，具有低周期抖动（典型值为60 ps），确保时钟信号的稳定性和准确性。

  2.5 独立的输出电源引脚

  不同型号的输出电源引脚电压不同，如CDCE949为3.3 V和2.5 V，CDCEL949为1.8 V，提供了更多的电源选择。

  2.6 灵活的时钟驱动器

• 三个用户可定义的控制输入[S0/S1/S2]，可用于多种操作控制，如SSC选择、频率切换、输出使能或电源关闭。

  2.7 广泛的应用支持

• 能够为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网和GPS等应用生成高精度时钟，还能生成与TI - DaVinci、OMAP、DSPs等常用的通用时钟频率。

  2.8 可编程SSC调制

• 所有PLL都支持SSC（扩频时钟），可以是中心扩频或向下扩频，这是一种常见的降低电磁干扰（EMI）的技术。

  2.9 其他特性

• 1.8 - V的器件核心电源，宽温度范围（–40°C至85°C），采用TSSOP封装，还提供开发和编程套件（TI Pro - Clock™），方便PLL的设计和编程。

三、应用领域

CDCE949和CDCEL949可广泛应用于各种电子设备中，如D - TVs、STBs、IP - STBs、DVD播放器、DVD录像机和打印机等。在这些设备中，它们能够提供稳定、准确的时钟信号，确保设备的正常运行。

四、详细规格

4.1 绝对最大额定值

• 包括电源电压、输入电压、输出电压、输入电流、连续输出电流、结温、存储温度等参数的最大额定值。例如，VDD的范围为–0.5至2.5 V，VDD超过这些额定值可能会对器件造成永久性损坏。

  4.2 ESD额定值

• 人体模型（HBM）为±2000 V，充电器件模型（CDM）为±1500 V，这表明器件具有一定的静电防护能力，但在使用过程中仍需注意静电防护。

  4.3 推荐工作条件

• 涵盖了电源电压、输入电压、输出电流、负载电容、工作温度等参数的推荐范围。例如，VDD的推荐值为1.7至1.9 V，确保器件在这些条件下能够正常工作。

  4.4 电气特性

• 包括电源电流、输出电流、功耗、VCO频率范围、LVCMOS输出频率、输入电压、输入电流、输出电压、传播延迟、上升和下降时间、抖动、输出偏斜、输出占空比等参数。这些参数反映了器件的电气性能，对于设计和评估电路非常重要。

五、功能描述

5.1 控制终端设置

• CDCEx949有三个用户可定义的控制终端（S0、S1和S2），可以进行多种设置，如扩频时钟选择、频率选择、输出状态选择等。用户最多可以预定义八种不同的控制设置，通过这些设置可以灵活控制器件的工作模式。

  5.2 默认设备设置

• 内部EEPROM预先配置，输入频率默认直接通过到输出。在电源供应、断电或上电序列后，设备会以默认模式运行，直到用户重新编程为不同的应用配置。

  5.3 SDA/SCL串行接口

• 作为2线串行SDA/SCL总线的从设备，兼容SMBus或PC规范，支持标准模式传输（最高100 kbps）和快速模式传输（最高400 kbps），并支持7位寻址。S1/SDA和S2/SCL引脚是双功能引脚，默认用作SDA/SCL串行编程接口，也可以通过更改EEPROM设置重新编程为通用控制引脚。

  5.4 数据协议

• 支持字节写入、字节读取、块写入和块读取操作。在进行块读取操作时，需要按照顺序从最低字节到最高字节访问字节，并且在任何完整字节传输后都可以停止。当启动EEPROM写入周期时，内部SDA寄存器内容会写入EEPROM，在此期间SDA/SCL总线不接受数据，但可以进行读取操作。

六、应用与实现

6.1 应用信息

• CDCEx949可作为晶体缓冲器、时钟合成器使用，具有片上环路滤波器和扩频调制功能。编程可以通过SPI、引脚模式或片上EEPROM完成。

  6.2 典型应用

• 以千兆以太网交换机应用为例，CDCEx949可以替代晶体和晶体振荡器。在设计过程中，需要考虑SSC的多个控制参数，如调制量、调制频率、调制形状、中心扩频/向下扩频等。

  6.3 详细设计步骤

• SSC（扩频时钟）：通过将发射能量扩展到更大的带宽，降低时钟分配网络的发射电平，从而减少电磁干扰（EMI）。
• PLL频率规划：根据输入频率和相关公式计算输出频率和VCO频率，PLL内部作为分数除法器工作，需要设置相应的乘法/除法参数。TI Pro - Clock™软件可以自动计算这些参数。
• 晶体振荡器启动：当用作晶体缓冲器时，晶体振荡器的启动时间通常比内部PLL锁定时间长。
• 频率调整：通过VCXO控制输入Vctrl调整频率，如果使用PWM调制信号作为控制信号，需要外部滤波器。
• 未使用的输入和输出：如果不需要VCXO牵引功能，Vctrl应浮空；所有其他未使用的输入应接地；未使用的输出应浮空。如果不使用某个输出块，建议禁用它，但仍需提供第二个输出块的电源。
• XO和VCXO模式切换：在从XO模式切换到VCXO模式时，需要按照特定步骤操作，以确保输出频率为0 ppm。

七、电源供应建议

• 上电顺序没有限制，但如果先应用VDDOUT，建议将VDD接地。因为如果在VDD浮空时为VDDOUT供电，可能会导致VDDOUT上有高电流流动。
• 器件具有上电控制，连接到1.8 - V电源，在1.8 - V电源达到足够电压水平之前，整个器件保持禁用状态，达到后会开启所有内部组件，包括输出。

八、布局建议

8.1 布局准则

• 当用作晶体缓冲器时，晶体两端的任何寄生效应都会影响VCXO的牵引范围。因此，晶体应尽可能靠近器件放置，确保从晶体端子到XIN和XOUT的布线长度相同。
• 尽量在晶体及其布线区域下方切割接地平面和电源平面，避免在该区域布线其他信号线，以防止噪声耦合。
• 根据晶体的负载电容规格，可能需要添加额外的离散电容。建议将这些小电容尽可能靠近器件放置，并相对于XIN和XOUT对称放置。
• 对于电源旁路电容，建议使用0402尺寸的电容，保持旁路电容与器件电源之间的连接尽可能短，并使用低阻抗连接将电容的另一侧接地。

  8.2 布局示例

  文档中提供了一个概念性的布局示例，详细展示了电源旁路电容的推荐放置位置。

九、器件和文档支持

9.1 器件支持

• 包括第三方产品免责声明和开发支持信息，开发支持涉及SMBus和I2C总线。

  9.2 相关文档

• 提供了VCXO应用指南（SCAA085）等相关文档。

  9.3 相关链接

• 列出了技术文档、支持和社区资源、工具和软件、样品购买等方面的快速访问链接。

  9.4 文档更新通知

• 用户可以在ti.com上注册，接收文档更新的每周摘要。

  9.5 社区资源

• 通过TI E2E™在线社区和设计支持，工程师可以与同行交流、分享知识、解决问题。

  9.6 商标信息

• 介绍了相关的商标信息，如TI - DaVinci、OMAP、Pro - Clock、E2E等是德州仪器的商标。

  9.7 静电放电注意事项

• 这些器件的内置ESD保护有限，在存储或处理时应将引脚短路或放置在导电泡沫中，以防止MOS栅极受到静电损坏。

  9.8 术语表

• 提供了相关术语、首字母缩写和定义的解释。

十、机械、封装和订购信息

文档中包含了器件的机械、封装和订购信息，包括不同型号的封装类型、引脚数量、包装数量、环保计划、引脚镀层/球材料、MSL峰值温度、工作温度、器件标记、样品情况等。此外，还介绍了其他合格版本（如汽车级CDCE949 - Q1），以及封装材料信息、磁带和卷轴信息、管装信息、封装轮廓、示例电路板布局、示例模板设计等内容。

CDCE949和CDCEL949凭借其丰富的功能、高性能和广泛的应用支持，为电子工程师在时钟设计方面提供了强大的工具。在实际应用中，我们需要根据具体需求合理选择和配置这些器件，同时注意电源供应、布局等方面的要求，以确保系统的稳定运行。你在使用类似时钟合成器的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验。