双极型集成电路芯片的典型器件结构

双极型集成电路是由各种双极有源器件及电阻等无源元件构成的。双极型集成电路中的基础器件是 npn 晶体管。这是因力 npn 晶体管的速度显著高于 pnp 晶体管。但在某些模拟集成电路中有时也需要应用 pnp 晶体管与npn 晶体管相结合，以获得某种电路功能。pnp晶体管制造工艺与 npn 晶体管制造工艺是类似的。本章讨论以 npn 晶体管为主的双极型集成电路制造基本工艺原理。pn 结二极管和金半接触肖特基二极管也常与晶体管结合，制造双极型集成电路。如第4章所述，在集成电路发展早期，随着制造技术进步先后发展了多种双极型集成电路。在双极型数字集成电路历史上，从最早的 RTL、DTL 结构的逻辑电路，发展到 TTL、STTL、LSTTL、ECL等速度更快、集成度更高的逻辑电路。在双极型模拟集成电路领域，也由早期简单功能电路，发展到频率更高、噪声更低、功能更复杂的高性能集成芯片，以及模拟与数字相结合的各种电路。

双极型集成芯片中的晶体管必须由隔离槽环绕，与相邻器件实现电隔离。图6.1显示两种双极型芯片中的典型器件结构剖面示意图，（a）为早期发展的pn 结隔离器件，（b）为现今高性能双极型芯片工艺形成的深沟槽隔离与自对准多晶硅发射极器件结构。早期普遍应用 pn 结隔离技术，晶体管等器件由高浓度掺杂p+隔离区所环绕，p＋区及其连通的p-Si衬底，与集电区形成p+n或p-n结，在电路工作状态下，这种 pn 结总是处于反向偏置，因而可实现各个晶体管之间的电隔离。随着双极型集成芯片向更高集成度与速度演进，LOCOS 氧化物隔离和沟槽隔离技术得到愈益增多应用。6.1.2和6.1.3节将分别讨论 pn结隔离和LOCOS 隔离双极型芯片基本工艺流程。图 6.1（b）所示的深槽隔离技术用于高性能双极型集成芯片研制。沟槽侧壁与底部以热氧化生长 SiO2绝缘层，沟槽中间则以 CVD工艺填充多晶硅或氧化硅。在沟槽氧化与淀积前，还需用适当剂量的硼离子注入至沟槽底部，形成p+层，防止氧化物下产生n沟道。对于6.1（b）所示自对准多晶硅发射极形成工艺，将在本章6.3节讨论。

双极型晶体管的结构与特性是决定集成电路性能的关键。由两个 pn结背靠背紧密相邻构成的双极型晶体管，其作用原理是通过改变一个 pn 结（发射结）的偏置电压，调制另一个pn结（集电结）的电流。在同质结中，这种调制性能主要取决于构成两个 pn 结的杂质浓度和分布。高性能集成电路要求晶体管具有高电流增益、高传输速度、高可靠性。这就要求制造工艺能精确控制发射区、基区和集电区的掺杂浓度和分布，并减小各种寄生电容与电阻。
 

图6.2显示双极型集成电路中典型npn 晶体管的杂质分布。双极型集成电路通常制作在p-Si衬底上的外延层中，而且为降低集电区串连电阻，每个晶体管下面都有高浓度n型掺杂层，作为隐埋集电极。在其上面的n 型外延层中，先后通过扩散或离子注入掺杂，形成适当浓度的p型基区和高浓度n 型发射区。双极型集成电路内其他一些元器件，如二极管、电阻等，一般也以掺杂工艺形成。因此，双极型集成电路制造过程，可以说是典型的“掺杂工程”。虽然横向结构的 npn 或pnp也可能存在晶体管效应，但电流增益小，比较少应用。