电子说
在当今的电子设备中,高速数据传输和显示技术的发展日新月异。DisplayPort 作为一种先进的显示接口标准,在各种设备中得到了广泛应用。今天,我们将深入探讨德州仪器(TI)的 SN75DP130 DisplayPort™ 1:1 重驱动器,了解其特性、应用场景以及设计要点。
文件下载:DP130SSEVM.pdf
SN75DP130 是一款单通道 DisplayPort™(DP)重驱动器,能够再生 DP 高速数字链路。它符合 VESA DisplayPort 标准版本 1.2,支持 4 通道主链路接口,每通道信号速率最高可达 HBR2 的 5.4 Gbps。此外,该设备还支持 DP++ 双模式,提供用于 DVI 的 TMDS 信号和完整的 HDMI 版本 1.4a 支持。
SN75DP130 具有广泛的应用场景,主要包括以下几个方面:
SN75DP130 的功能框图展示了其内部结构和信号处理流程。它主要包括主链路输入、主链路输出、AUX 通道、DDC 接口、控制接口等部分。主链路输入接收来自源设备的 DP 信号,经过内部的均衡器和信号处理电路后,从主链路输出发送到目标设备。AUX 通道用于传输辅助数据,DDC 接口用于显示数据通道的通信,控制接口则用于配置设备的工作模式和参数。
RSTN 输入用于控制设备的复位和进入关机模式。当 RSTN 为低电平时,所有 DPCD 寄存器将被重置为默认值,主链路通道将被禁用。当 RSTN 恢复为高电平时,设备将退出关机模式。为了确保设备的正常工作,在 (V_{DDD}) 电源稳定后,必须对 SN75DP130 的数字逻辑进行复位。可以通过将 RSTN 输入从低电平变为高电平来实现这一点。
SN75DP130 能够生成热插拔检测信号(HPD_SRC),以指示源设备检测到了目标设备。低电平的 HPD_SNK 信号输入表示没有连接目标设备。当 HPD_SNK 为高电平时,CAD_SNK 信号用于指示连接的是 DP 目标设备(CAD_SNK = 低电平)还是 TMDS 目标设备(CAD_SNK = 高电平)。目标设备可以通过将 HPD_SNK 信号拉低 0.5 ms 至 1 ms 来请求源设备中断。如果 HPDSNK 信号持续低电平超过 2 ms,DP 源设备将确定目标设备已断开连接。为了节省功耗,在 HPD 信号低电平持续 (t{T(HPD)}) 后,SN75DP130 将进入节能待机模式。
SN75DP130 提供了 AUX 源通道(AUX_SRC)、AUX 目标通道(AUX_SNK)、可选的 DDC 接口(SDA_DDC/SCL_DDC)和本地 I2C 控制接口(SCL_CTL / SDA_CTL)。上电后,SN75DP130 根据 CAD_SNK 信号将 AUX_SNK 连接到相应的源接口。通过本地 I2C 接口,还可以对这些接口的配置进行编程。
主链路的 EQ 输入级基于链路训练进行自配置。通过外部引脚配置,可以提供多种 EQ 设置,以适应不同的 PCB 损耗和 GPU 设置。此外,还可以通过 I2C 接口对 EQ 配置进行逐通道的定制。
在 DP 模式下,SN75DP130 在链路训练期间监控对 DisplayPort 配置数据(DPCD)寄存器的辅助接口访问,以选择主链路的输出电压摆幅 (V_{OD})、输出预加重和 EQ 设置。AUX 监视器支持 1Mbps 曼彻斯特模式的链路训练,在 TMDS 模式(CAD_SNK = VIH)下禁用。
SN75DP130 包含一个灵活的连续时间线性均衡器(CTLE),用于补偿输入信号的迹线或电缆损耗。在 DP 模式下,均衡化基于在 AUX 通道上监控的链路训练命令进行自配置。主机可以通过 I2C 控制逐通道配置所需的均衡值。在 TMDS 模式下,应用的均衡化基于外部引脚设置和 I2C 设置。
SN75DP130 每个通道的驱动器提供了设置输出电压摆幅和驱动器去加重的灵活性。独立提供四个级别的输出电压摆幅和四个级别的去加重设置。通道均衡与输出可配置性相结合,允许在广泛的通道环境中优化设备的输出眼图。
SN75DP130 具有可选的输出信号静噪功能,当设备输入信号不满足预设阈值时,可启用该功能。主链路通道 0 包含一个活动检测器,可通过 I2C 控制启用。活动检测阈值可通过 I2C 从四个预定义值(40 mVpp 至 250 mVpp)中选择。当静噪功能启用且活动监视器确定通道 0 输入信号低于所选阈值时,设备输出驱动器将被禁用。
| SN75DP130 具有多种功能模式,包括关机模式、待机模式、D3 掉电模式、活动模式、合规测试模式和输出禁用模式。不同模式的特性和条件如下: | 模式 | 特性 | 条件 |
|---|---|---|---|
| 关机模式 | 功耗最低(大部分电路关闭);HPD_SRC 反映 HPD_SNK 状态;所有其他输出为高阻抗;如果 RSTN 为高电平,本地 I2C 接口保持活动;如果 RSTN 为低电平,本地 I2C 接口关闭,所有其他输入被忽略,AUX DPCD 被重置。 | EN 或 RSTN 为低电平;上电默认模式 | |
| 待机模式 | 低功耗(I2C 接口活动;AUX 监视器不活动);主链路输出禁用 | EN 和 RSTN 为高电平;HPDSNK 低电平持续时间超过 (t{T(HPD)}) | |
| D3 掉电模式 | 低功耗(I2C 接口活动;AUX 监视器在 DP 模式下活动);主链路输出禁用 | EN 和 RSTN 为高电平;AUX 命令请求 DP 目标设备进入 D3 节能模式 | |
| 活动模式 | 数据传输(正常操作);设备处于 TMDS 模式或 DP 模式;AUX SRC 通道活动;AUX SNK 和 DDC 活动,除非通过 I2C 接口禁用。上电时,所有主链路输出默认禁用。需要进行 AUX 链路训练以覆盖 DPCD 寄存器,从而启用主链路输出。在 TMDS 模式下,输出信号摆幅为 600mVpp,除非通过 I2C 接口覆盖相应寄存器进行调整。AUX 线上的事务将被忽略。 | HPD_SNK 为高电平;HPDSNK 也可以在小于 (t{Z(HPD)}) 的时间内为低电平(例如,目标设备向源设备发出中断请求);EN 和 RSTN 为高电平 | |
| 合规测试模式 | 通过 I2C 寄存器,设备可以强制忽略 HPD_SNK 和 CAD_SNK,HPD_SRC 和 CAD_SRC 可编程;输出摆幅、预加重和 EQ 设置可编程;自动掉电功能可以禁用 | EN 和 RSTN 为高电平;I2C 选择 HPD 和/或 CAD 测试模式 | |
| 输出禁用模式 | 如果寄存器 101h 或 103h 写入禁止值,SN75DP130 将禁用主链路输出信号,迫使 DP 目标设备发出中断。DP 源设备现在可以使用有效的 DPCD 寄存器值重新训练链路。一旦所有 DPCD 寄存器包含有效条目,SN75DP130 将切换回适当的操作模式。SN75DP130 检测到的 AUX 总线上的 DPCD 写入命令也将写入本地 DPCD 寄存器。DPCD 寄存器应始终写入有效条目。 | EN 和 RSTN 为高电平;DPCD 寄存器 101h 或 103h 条目无效 |
SN75DP130 的 I2C 接口在 EN 和 RSTN 输入为高电平时启用。SCL_CTL 和 SDA_CTL 端子分别用于 I2C 时钟和 I2C 数据。该 I2C 接口符合 I2C 总线规范版本 2.1(2000 年 1 月)定义的两线串行接口,支持高达 100 kbps 的标准模式传输。设备地址字节是主设备发送 START 条件后接收的第一个字节。SN75DP130 的 7 位设备地址工厂预设为 01011xx,其中两个最低有效位由 ADDR_EQ 3 级控制输入确定。
SN75DP130 的本地 I2C 控制和状态寄存器提供了对设备各种功能和参数的配置和监控。通过对这些寄存器的读写操作,可以实现对设备的灵活控制。例如,通过设置 AUTO_POWERDOWN_DISABLE 位可以控制设备是否自动进入待机模式;通过设置 SQUELCH_SENSITIVITY 位可以选择主链路静噪灵敏度等。
SN75DP130 提供了独立的 AUX 和 DDC 源接口,可连接到单个 AUX 目标通道。这在与包含独立 DDC 和 AUX 接口的图形处理器(GPU)集成时,可减少组件数量。对于具有组合 DDC/AUX 的 GPU,设备可以作为 FET 开关,在连接到 TMDS 目标设备时短路 AUX 通道的 AC 耦合电容。文档中还给出了多种应用配置示例,如 DP++ 双模式在分离 AUX/DDC 配置、DP 仅配置带 AUX 直通、DP++ 双模式配置带 AUX 监视器以及替代低 BOM DP++ 双模式配置等,不同配置适用于不同的系统需求。
以支持具有统一 AUX/DDC 接口的 GPU 的配置为例,详细介绍了设计要求和详细设计步骤。设计要求包括 VCC 电源为 3.3 V,VDD 电源为 1.1 V,DP 单端阻抗为 50 Ω 等。详细设计步骤包括逻辑 I2C 接口、CAD 目标设备覆盖和 HPD 目标设备覆盖等方面。逻辑 I2C 接口通过 SCL_CTL 引脚和 SDA_CTL 引脚访问 SN75DP130 的内部寄存器,7 位 I2C 从地址由 ADDR_EQ 引脚确定。CAD 目标设备覆盖和 HPD 目标设备覆盖则是为了测试和调试目的,预留了在 CAD_SNK 输入和 HPD_SNK 输入上设置上拉电阻的选项,以便独立设置设备的工作模式和模拟目标设备的存在。
SN75DP130 的电源上电和掉电序列对设备的正常工作至关重要。上电序列如下:
掉电序列如下:
文档中还给出了 (V{CC} / V{DDD}) 斜坡的推荐值,以及 RSTN 电压阈值的相关信息,以确保电源供应的稳定性和可靠性。
在 PCB 布局设计方面,建议采用小电流环路进行去耦。TI 建议将去耦电容尽可能靠近设备放置,并位于 PCB 的同一侧。选择电容时,应确保其谐振频率不与 5.4 GHz 紧密对齐。同时,应提供多个 GND 过孔到散热垫,以最小化电流环路的面积。在层叠设计上,推荐将高速差分信号迹线路由在顶层,避免使用过孔,以减少电感的引入,并实现从 DisplayPort 连接器到中继器输入以及从中继器输出到后续接收器电路的干净互连。将实心接地平面放置在高速信号层旁边,可建立传输线互连的受控阻抗,并为回流电流提供良好的低电感路径。将电源平面放置在接地平面旁边,可创建额外的高频旁路电容。将快速边沿控制信号路由在底层,可防止它们与高速信号迹线串扰,并最小化 EMI。
在路由 PCB 迹线时,为了保持信号完整性和降低 EMI,需要遵循一些指导原则。例如,通过在失配点引入小的曲折校正来减少差分迹线中的通道内偏斜;通过沿信号路径进行较大的曲折校正来减少由组件放置和 IC 引脚布局引起的通道间偏斜;使用 45 度弯曲(斜角)代替直角弯曲,以减少信号阻抗的不连续性;在绕物体路由时,将一对迹线并行路由,避免分裂迹线导致差分阻抗变化;将无源组件(如源匹配电阻或交流耦合电容)放置在信号路径内并彼此相邻;在路由迹线靠近过孔或在过孔阵列之间时,确保过孔间隙部分不中断接地平面上的回流电流路径;避免在 DisplayPort 连接器的焊盘下方或之间使用金属层和迹线,以实现更好的阻抗匹配;使用尽可能小的信号迹线过孔和 DisplayPort 连接器焊盘,以减少对 100-Ω 差分阻抗的影响;使用实心电源和接地平面,以实现 100-Ω 阻抗控制和最小的电源噪声;对于 100-Ω 差分阻抗,使用尽可能小的迹线间距;保持 DisplayPort 连接器和 DisplayPort 设备之间的迹线长度尽可能短,以最小化衰减;使用符合规格的优质 DisplayPort 连接器;将大容量电容(如 10 μF)放置在靠近电源源(如电压调节器或电源供应到 PCB 的位置),将较小的 0.1-μF 或 0.01-μF 电容放置在设备处。
SN75DP130 是一款功能强大的 DisplayPort 重驱动器,具有广泛的标准支持、灵活的配置选项和低功耗特性。通过对其特性、应用场景、技术细节、电源供应和布局设计的深入了解,电子工程师可以更好地将其应用到实际项目中,实现高速、稳定的 DisplayPort 信号传输。在设计过程中,需要注意电源时序、布局布线
全部0条评论
快来发表一下你的评论吧 !