深入剖析DP83849IVS-EVK开发套件：助力高效设计

在电子设计领域，拥有一款出色的开发套件对于快速实现产品设计和推向市场至关重要。今天，我们就来深入了解一下National Semiconductor的DP83849IVS-EVK开发套件，看看它能为工程师们带来哪些便利和优势。

文件下载：DP83849IVS-EVK.pdf

套件目的与内容

DP83849IVS-EVK（EVK）的主要目的是为National Semiconductor Corp.的客户提供一个快速设计和推广包含DP83849IVS系统的平台。客户可以复制EVK组件来加速设计流程。该套件包含以下内容：

1. DP83849 Demo II板：核心硬件，用于展示和测试DP83849的功能。
2. 用户指南印刷版：详细的操作说明和技术文档，帮助用户快速上手。
3. DP83849 Demo II原理图：方便工程师进行电路分析和设计参考。
4. DP83849 Demo II许可协议：明确使用范围和相关法律条款。

信息与规格

这部分涵盖了DP83849 Demo II板的规格，以及板上接口、连接器、跳线和LED的详细描述。了解这些信息对于正确使用和配置开发板至关重要。

使用设置与配置

电源供应

DP83849的电源可以通过MII连接器或POE Power Supply Equipment（PSE）设备通过RJ - 45连接器（PORT A）提供。具体设置如下：

1. MII连接：需要安装J8、J10和J92。如果MII供应为5V，还需安装J23，电压调节器U3会将MII 5V转换为3.3V供设备使用；如果MII供应为3.3V，则移除J23，电源直接通过J92连接到3.3V平面。
2. PSE设备供电：通过J85（PORT A的RJ - 45连接器）的引脚（+）1、2、4、5和（-）3、6、7、8供电。需要一个带有POE电路的子板连接到POE连接器J91，模块会检测并将电压转换为3.3V。同时需要安装0欧姆电阻（R226、R227、R228和R229），移除J8、J23和J92。注意，仅PORT A可用于PSE连接，当R161、R162、R163、R164为75欧姆电阻时，已证明在48V @ 4A电源下通过引脚（+）4、5和（-）7、8供电可以正常工作。
3. 外部3.3V电源供应：移除跳线J92，使用标记为3V3的引脚1作为（+），选择最近的接地引脚作为（-）连接。

访问设备寄存器

有三种方法可以访问设备寄存器：

1. 通过SmartBits访问MDIO：通过PORT A访问时，在J1引脚（1 - 2、4 - 5、7 - 8）添加跳线；通过PORT B访问时，在J1引脚（2 - 3、5 - 6、8 - 9）添加跳线。
2. 使用并行电缆（带在线电阻）访问MDIO：需要安装Integrity Utility Software v3.24或更高版本，并使用并行电缆。一端连接到PC的并行端口，另一端直接连接到设备信号：MDIO（J1B,2）、MDC（J1B,5）和GND（J1B,8）。同时需要移除J1和J26的跳线。
3. 通过Integrity Interface（J93）使用并行电缆访问MDIO：同样需要安装Integrity Utility Software v3.24或更高版本，并使用并行电缆。一端连接到PC的并行端口，另一端直接连接到设备信号：MDIO（J93,5）、MDC（J93,3）和GND（J93,7）。还需要移除U4、U5、U6、C111、C112、C113、R232，将R233替换为100欧姆，短接U4（引脚2&4）、U5（引脚1&4）、U6（引脚3&4），在J26（1 - 2、3 - 4）添加跳线，移除J1上的所有跳线。

LED选项

通过添加跳线可以设置LED的显示状态：

• PORT A：在J45引脚1 - 2添加跳线用于LINK显示，J46引脚1 - 2用于SPEED显示，J47引脚1 - 2用于ACT/COL显示。
• PORT B：在J44引脚1 - 2添加跳线用于LINK显示，J43引脚1 - 2用于SPEED显示，J42引脚1 - 2用于ACT/COL显示。具体LED设置可参考数据手册。

地址设置

DP83849物理层设备的PMD地址由跳线J36和J37设置。默认情况下，PORT A的PHY地址为0，PORT B的PHY地址为1。也可以根据需要设置为其他PHY地址。

替代时钟源

有两种时钟源可供选择：

1. 晶体：在MII配置中，板上使用25 MHz晶体作为设备的时钟输入。
2. 振荡器：如果使用25 MHz振荡器，需要安装R225为0欧姆电阻，移除晶体和C35；如果在RMII配置中使用50 MHz振荡器，需要安装R223和R224为22欧姆电阻，R225为10欧姆电阻，并移除晶体和C35。

RMII配置选项

为了启用A和B端口的RMII模式，需要安装R110和R112为0欧姆电阻，并使用上述的50 MHz时钟源。

跳线表

文档中还提供了详细的跳线表，列出了各个跳线的名称、功能和设置。这些跳线的设置对于实现不同的功能和模式非常重要，工程师们需要根据具体需求进行正确配置。

DP83849 Demo II规格

概述

DP83849 Demo II是National Semiconductor的一个演示平台，用于让客户评估其设备。该板设计用于展示DP83849的部分主流功能，为客户提供了一个经济实惠、美观的平台，展示了使用National Semiconductor DP83849进行设计的简单性。

目标环境

适用于提供标准IEEE 802.3 MII、RMII或SNI接口的设备，如SmartBits/Netcom。

特性与目标

1. 多个PHY地址：默认情况下，PORT A的PHY地址为00h，PORT B的PHY地址为01h，可通过递增设置为30h（PORT A）和31h（PORT B）。
2. 9个LED：包括1个电源LED、2个中断LED和6个其他LED（2个LINK、2个SPEED、2个ACT/COL），具体显示状态取决于所选的LED模式。
3. 端口跳线选项：提供ED_EN、MDIX_EN、LED_CFG、自动协商等跳线选项。
4. FX_EN跳线：仅适用于PORT B。
5. SNI_MODE电阻：与MII_MODE引脚配合设置10 Mb SNI模式。
6. MII_MODE电阻：用于设置RMII模式。
7. EXTENDER_EN跳线：设置DP83849IVS和DP83849IFVS支持的扩展模式。
8. CLK2MAC_DIS跳线：禁用时钟到MAC的输出。
9. RESET_N跳线：允许外部复位。
10. PWR_DWN/INT跳线：将设备设置为中断模式。

接口连接

支持多种接口连接，包括MII接口、2个RJ - 45接口、1个FX接口（PORT B）、用于连接MII/RMII/SNI的“带状电缆”接口、JTAG接口、CLK2MAC接口和Integrity Interface接口。

PCB布局考虑

采用标准的PCB布局，考虑了时钟、MII和TD/RD的相关因素。板上时钟支持晶体/振荡器双引脚封装，可选择25/50 MHz时钟源。晶体为默认设置，RMII选项需要移除晶体。板上电源由5V/3V MII连接器（A/B）或POE连接器（J91）提供，采用双面元件布局，成本较低。

性能

DP83849 Demo II支持线速以太网网络通信。信号质量会受到板布局、电源供应和使用的组件（特别是隔离磁体）的影响，该参考设计不适合在极端温度范围内运行。

软件与附加信息

该开发板不需要特定的设备软件，但National提供了Integrity Utility，这是一个诊断和配置软件包，可在www.national.com/appinfo/networks/ethernet_utility.html获取。有关更新版本的材料和相关信息，可访问ethernet.national.com或直接访问设计资源www.national.com/appinfo/networks/webench/DP83849.html。

重要注意事项

文档中还包含了Texas Instruments的重要通知，提醒用户注意产品的变更、保修、应用责任、知识产权等方面的问题。特别是在安全关键应用、军事/航空航天应用和汽车应用中，需要遵循相关的规定和协议。

总的来说，DP83849IVS-EVK开发套件为电子工程师提供了一个全面、便捷的平台，帮助他们快速设计和实现包含DP83849IVS的系统。通过合理配置跳线和选择合适的时钟源、电源供应方式等，工程师们可以充分发挥该套件的功能，实现高效的设计和开发。你在使用类似开发套件的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。