SST固态变压器中高频磁性材料选型与高频变压器设计方法论

SST固态变压器中高频磁性材料选型与高频变压器设计方法论

——基于1700V碳化硅MOSFET的中频隔离级"材料—损耗—绝缘—热"协同优化

作者:臧越(倾佳电子 华北区技术销售) 单位:深圳市倾佳电子有限公司(基本半导体 09971.HK 一级代理及合作伙伴)

摘要

固态变压器(Solid-State Transformer, SST)是AI数据中心800V HVDC供电架构、中压直挂储能与柔性配电网的核心前端装备,其功率密度、效率与可靠性在很大程度上取决于中频隔离级高频变压器(Medium/High-Frequency Transformer, MFT/HFT)的设计水准。碳化硅(SiC)MOSFET将隔离级开关频率从硅基IGBT时代的1~5 kHz推升至20~100 kHz,使磁性元件体积缩减一个数量级成为可能,但同时将磁性材料损耗、绕组高频效应、中压绝缘与dv/dt应力、寄生参数管理等问题推向设计矛盾的中心。本文以CHB-ISOP(级联H桥输入串联输出并联)+DAB/CLLC主流SST拓扑为对象,系统论述高频变压器的四大设计支柱:(1)锰锌铁氧体、铁基纳米晶与非晶合金三类磁性材料在饱和磁密、比损耗、居里温度与成本维度的定量对比与选型准则;(2)方波/准方波激励下基于改进广义斯坦梅茨方程(iGSE)的磁芯损耗建模与基于Dowell模型的利兹线绕组损耗建模;(3)DAB拓扑中漏感作为能量传输元件的受控设计与磁集成方法;(4)中压干式绝缘系统在SiC高dv/dt激励下的局部放电抑制与共模电流管理。文章进一步论述高频变压器设计与SiC器件选型、门极驱动系统的协同边界,结合基本半导体1700V B3M系列SiC MOSFET与青铜剑技术高共模瞬变抗扰度(CMTI)驱动生态,给出一个25 kW CLLC隔离级功率单元的变压器设计实例。结果表明:在40~50 kHz工作频率下,采用纳米晶磁芯与利兹线绕组的MFT可在99.2%以上的样机效率水平下实现5 kW/L以上的功率密度,材料—器件—驱动三者的系统级协同是SST隔离级走向产业化的关键路径。

关键词: 固态变压器;高频变压器;纳米晶合金;锰锌铁氧体;磁芯损耗;漏感;局部放电;碳化硅MOSFET;DAB;CLLC

1 引言

电力电子变换正在经历从"工频磁"向"中高频磁"的历史性迁移。在AI数据中心800V HVDC架构中,SST作为10 kV中压交流到800 V直流母线的直接接口,与固态断路器(SSCB)、AI服务器电源(PSU)共同构成新型供电体系的三大支柱;在新能源领域,SST同样是中压直挂储能PCS、兆瓦级充电与柔性互联装置的共性使能技术。SST之所以能够以工频变压器十分之一以下的体积与重量完成隔离与变换,其物理本质在于变压器的面积积(Area Product)与工作频率近似成反比——频率每提升一个数量级,磁性元件体积即可缩减约一个数量级。

这一迁移的器件基础是碳化硅。1700 V SiC MOSFET(如基本半导体B3M系列1700 V平台)以其近似为零的反向恢复、数十纳秒级的开关跃迁与低导通损耗,使CHB功率单元在1000~1200 V直流母线电压下以20~100 kHz软开关运行成为工程现实。值得指出的是,2026年7月8日,基本半导体(BASiC Semiconductor)以"中国碳化硅功率芯片第一股"身份登陆香港联交所主板(09971.HK,18C章),标志着国产SiC供应链在资本与产能两个维度获得了长周期确定性——这对SST这类10年以上生命周期的电力装备而言,是与器件参数同等重要的选型输入。

然而,器件频率红利并不能自动转化为系统收益。当开关频率进入数十kHz区间,高频变压器成为SST隔离级损耗、体积、绝缘失效与EMI问题的汇聚点:磁芯损耗随频率呈幂律增长;集肤与邻近效应使绕组交流电阻数倍于直流值;SiC带来的20~100 V/ns量级dv/dt通过绕组间电容注入共模电流并加剧绝缘局部放电;DAB拓扑又要求漏感作为受控的能量传输参数而非寄生量。高频变压器设计因此不再是磁件供应商的"配套问题",而是SST系统架构师必须正面求解的多物理场耦合优化问题。

本文的目标是建立一个面向工程落地的高频变压器设计方法论框架,依次讨论系统定位与频率选择(第2、3节)、磁性材料选型(第4节)、损耗建模(第5节)、漏感设计与磁集成(第6节)、中压绝缘与局部放电(第7节)、热设计(第8节)、与SiC器件及驱动系统的协同(第9节),并以设计实例收束(第10节)。

2 SST拓扑架构与高频变压器的系统定位

2.1 CHB-ISOP架构与隔离级拓扑

10 kV接入的SST主流架构为CHB-ISOP:输入侧由N个级联H桥(CHB)单元串联分压承接中压,每个单元的直流电容经隔离型DC-DC级(DAB或CLLC)变换后在低压侧并联,汇入800 V直流母线。对于10 kV系统,采用1700 V SiC器件、单元直流电压取1000~1100 V时,每相约需8~10个功率单元,兼顾器件电压裕量(约60%利用率)与单元数量经济性。

隔离级DC-DC存在两条主流技术路线:

DAB(双有源桥):通过两侧全桥方波之间的移相角控制功率,漏感(或外置串联电感)是能量传输的核心元件,功率双向、控制自由度高,适合储能与柔性互联场景;

CLLC谐振变换器:利用谐振腔实现全负载范围ZVS与二次侧ZCS,在窄增益范围(如SST隔离级"DC变压器"运行模式)下效率最优,适合AI数据中心等单向为主、母线电压准恒定的场景。

2.2 高频变压器的三重职能

无论DAB还是CLLC,MFT在系统中同时承担三重职能,这决定了其设计约束的多维性:

电气隔离:承受中压系统的工频耐压、雷电冲击与——更为苛刻的——高频方波持续电压应力,单元对地绝缘水平需按其在级联链中的最高电位设计(10 kV系统中最上端单元对地绝缘考核可达数十kV冲击水平);

电压变换与磁能耦合:匝比决定两侧电压匹配,励磁电感参与ZVS能量的建立(CLLC)或影响回流功率(DAB);

能量传输电感:DAB中漏感直接进入功率传输方程,CLLC中漏感构成谐振电感的全部或一部分,均要求漏感是设计出来的受控参数,批产一致性通常要求控制在±10%以内。

三重职能相互牵制:提高绝缘距离会增大漏感与绕组窗口占用;压缩漏感要求绕组紧耦合,又与绝缘、绕组间电容(共模路径)相矛盾。高频变压器设计的全部艺术,在于在这一矛盾三角中寻找与拓扑、器件、驱动相匹配的全局最优点。

3 开关频率选择:SiC器件边界与磁件收益的均衡

3.1 频率提升的收益与代价

由变压器面积积方程:

Ap=AwAe=PTKfKufBmJA_p = A_w A_e = frac{P_T}{K_f K_u f B_m J}Ap​=Aw​Ae​=Kf​Ku​fBm​JPT​​

式中 PTP_T PT​ 为视在功率,KfK_f Kf​ 为波形系数(方波4.0,正弦4.44),KuK_u Ku​ 为窗口利用系数,BmB_m Bm​ 为工作磁密幅值,JJ J 为电流密度。在 BmB_m Bm​、JJ J 不变的前提下,磁芯体积近似随 f−3/4f^{-3/4} f−3/4 缩减。但收益并非无限:

磁芯比损耗按斯坦梅茨方程 Pv=kfαBβP_v = k f^{alpha} B^{beta} Pv​=kfαBβ(α≈1.2∼1.8alpha≈1.2sim1.8 α≈1.2∼1.8)增长,为维持温升必须随频率下调 BmB_m Bm​,侵蚀体积收益;

绕组交流电阻系数随频率上升,利兹线股径必须细化,窗口利用率 KuK_u Ku​ 下降;

绝缘介质损耗与局部放电风险随频率与dv/dt上升;

器件开关损耗即便在软开关下(残余的关断损耗、结电容能量)仍随频率线性增长。

工程结论是:MW级、中压绝缘等级的SST模块,单单元最优频率通常落在20~50 kHz区间;数十kW级、绝缘等级较低的单元可上探至100 kHz;继续提频的边际收益被绝缘与散热约束迅速吞噬。

3.2 1700V SiC MOSFET的使能作用

以基本半导体1700 V B3M系列SiC MOSFET为例,其对隔离级频率选择的支撑体现在三个方面:

低开关能量:SiC MOSFET在1100 V母线、软开关条件下的残余开关损耗仅为同电压等级Si IGBT硬开关的几个百分点量级,使40~50 kHz运行的器件损耗占比控制在总损耗的25%以内;

体二极管零反向恢复(Qrr近似为零):DAB轻载回流与CLLC谐振电流过零换流时无反向恢复尖峰,消除了IGBT方案中限制频率的一大损耗与EMI来源;

低导通损耗:1700 V平台数十毫欧级导通电阻(如40 mΩ档位)配合正温度系数,便于单元内并联扩容,支撑单单元25~100 kW的功率覆盖。

同时必须清醒认识到,SiC的高di/dt、dv/dt(实测桥臂dv/dt可达20~50 V/ns,激进设计下更高)是一柄双刃剑:它压缩了开关损耗,却将高频变压器的绝缘系统与共模路径推入了硅时代从未经历的应力区间——这正是第7、9节的主题。

4 高频磁性材料选型:铁氧体、纳米晶与非晶的定量比较

4.1 锰锌铁氧体(MnZn Ferrite)

以PC95/PC200、DMR96A/DMR97及N97/3C97等高端功率铁氧体为代表:

饱和磁密:Bs≈0.53B_s ≈ 0.53 Bs​≈0.53 T(25℃)/ 0.41 T(100℃),是三类材料中最低,工作磁密通常取0.15~0.25 T;

比损耗:100 kHz/200 mT/100℃条件下约280~350 kW/m³,且新一代材料损耗谷点温度已可设计在100~120℃,与实际热点温度匹配;

频率适应性:电阻率高(约1~10 Ω·m),涡流损耗小,在100 kHz以上频段优势明显;

工程属性:成本最低、成型自由度高(可定制大尺寸UU/EE分体磁芯拼接),但脆性大、BsB_s Bs​ 随温度衰减显著、居里温度低(约215~250℃),热失控裕量小。

适用域:100 kHz及以上、数kW~数十kW、成本敏感的隔离级;或CLLC中作为谐振电感磁芯。

4.2 铁基纳米晶合金(Nanocrystalline)

以Fe-Cu-Nb-Si-B系(典型如VITROPERM 500F及国产同类带材)为代表,带厚15~20 μm:

饱和磁密:Bs≈1.2B_s ≈ 1.2 Bs​≈1.2 T,是铁氧体的近3倍,允许工作磁密0.3~0.6 T;

比损耗:20~50 kHz频段内,在相同工作磁密下比损耗显著低于铁氧体等效工况;以0.3 T/40 kHz计,优质纳米晶环形磁芯比损耗可控制在数十kW/m³量级;

温度稳定性:居里温度约600℃,磁性能在-40~+150℃区间近乎平直,BsB_s Bs​ 温度衰减可忽略,热设计裕量大;

工程属性:带材卷绕成环形/矩形磁芯,开气隙需切割并做断面处理(切割会局部恶化损耗,需工艺管控);单位质量成本高于铁氧体但低于同性能钴基非晶;磁致伸缩接近零,音频噪声低。

适用域:20~50 kHz、数十kW~MW级中压MFT的首选材料,尤其是对温升、可靠性与体积同时苛求的SST隔离级。

4.3 铁基非晶合金(Amorphous)

以2605SA1类Fe-Si-B带材(带厚约25 μm)为代表:

Bs≈1.56B_s ≈ 1.56 Bs​≈1.56 T,三者最高;

但高频比损耗大(相同工况下明显高于纳米晶),磁致伸缩大、噪声高;

成本低于纳米晶。

适用域:10 kHz以下的中频场合或对成本极度敏感、频率不高的辅助磁件;在40 kHz以上的SST主变压器中一般不作首选。

4.4 选型准则汇总

维度	MnZn铁氧体	纳米晶	铁基非晶
BsB_s Bs​(25℃)	~0.53 T	~1.2 T	~1.56 T
典型工作磁密	0.15~0.25 T	0.3~0.6 T	0.2~0.4 T
最优频段	≥100 kHz	20~100 kHz	≤10~20 kHz
居里温度	215~250℃	~600℃	~400℃
高频比损耗	中	低	高
噪声(磁致伸缩)	低	极低	高
成本	低	高	中
大功率成型	拼接受限	卷绕灵活	卷绕灵活

选型决策线:(1)先由拓扑与器件确定频率窗口;(2)40~50 kHz、50 kW级以上单元→纳米晶;(3)100 kHz、30 kW以下单元→高端铁氧体;(4)以"单位传输功率的磁件总拥有成本(材料+损耗折现+散热成本)"而非材料单价作最终裁决。

5 损耗建模:磁芯与绕组的高频精细化计算

5.1 方波激励下的磁芯损耗:从SE到iGSE

材料厂商数据手册给出的斯坦梅茨参数(k,α,βk,alpha,beta k,α,β)基于正弦激励,而DAB/CLLC变压器承受的是方波/准方波电压、三角波/梯形波磁通。直接套用正弦公式会系统性低估损耗。工程上应采用改进广义斯坦梅茨方程(iGSE):

Pv=1T∫0Tki∣dBdt∣α(ΔB)β−αdtP_v = frac{1}{T}int_0^T k_i left|frac{dB}{dt}right|^{alpha} (Delta B)^{beta-alpha} dtPv​=T1​∫0T​ki​​dtdB​​α(ΔB)β−αdt

其中 kik_i ki​ 由正弦参数换算获得。对占空比为D的对称方波激励,iGSE给出的损耗相对正弦等效值的修正可达±20%~40%,且D偏离0.5越远修正越大。DAB移相运行时,内移相(三电平调制)会引入磁通平台段,进一步需要分段积分。

两点工程要领:

直流偏磁管控:DAB两侧桥臂伏秒不平衡(器件压降差异、驱动延时差异)会造成磁通直流偏移,纳米晶高BsB_s Bs​提供了天然裕量,但仍建议通过串联隔直电容或磁通观测闭环予以约束;

损耗参数实测化:切割开气隙后的纳米晶磁芯损耗相对原环形样品会劣化,批产设计应以磁芯成品级实测损耗图(loss map)为准,而非带材级数据。

5.2 绕组损耗:Dowell模型与利兹线设计

高频下绕组交流电阻由集肤效应与邻近效应共同决定。以Dowell一维模型,第m层绕组的交流电阻系数:

FR=RacRdc=Δ[sinh⁡2Δ+sin⁡2Δcosh⁡2Δ−cos⁡2Δ+2(m2−1)3⋅sinh⁡Δ−sin⁡Δcosh⁡Δ+cos⁡Δ]F_R = frac{R_{ac}}{R_{dc}} = Deltaleft[frac{sinh 2Delta + sin 2Delta}{cosh 2Delta - cos 2Delta} + frac{2(m^2-1)}{3}cdotfrac{sinh Delta - sin Delta}{cosh Delta + cos Delta}right]FR​=Rdc​Rac​​=Δ[cosh2Δ−cos2Δsinh2Δ+sin2Δ​+32(m2−1)​⋅coshΔ+cosΔsinhΔ−sinΔ​]

其中 Δ=h/δDelta = h/delta Δ=h/δ 为导体等效厚度与集肤深度之比。50 kHz下铜的集肤深度约0.29 mm,故利兹线单股直径应取0.1~0.2 mm(约为δ的1/3~2/3),股数由电流密度(自然冷3~4 A/mm²,强迫风冷/液冷4~6 A/mm²)确定。

设计要领:

层数最小化:邻近效应损耗随层数平方增长,MFT应优先采用单层或双层、一二次绕组分区(barrel/disc)或有限交错的结构——注意交错虽降邻近损耗,却同时增大绕组间电容并减小漏感,与第6、7节约束联动权衡;

端部与引出线:大电流利兹线端部焊接需保证全股熔合,否则局部股线开路会造成剩余股线电流重分配、热点早衰;

磁芯气隙边缘效应:气隙扩散磁通切割邻近绕组产生涡流热点,绕组距气隙应保持2~3倍气隙长度的避让距离,或采用分布式小气隙。

5.3 损耗分解目标

一台优化良好的40~50 kHz、25~50 kW MFT,满载损耗分解的经验基准为:磁芯损耗40%~50%、绕组损耗40%~50%、介质与杂散损耗<10%,总效率(仅变压器)≥99.5%;磁芯与绕组损耗在最大工况点大致相等时,通常接近体积—效率帕累托前沿。

6 漏感的受控设计与磁集成

6.1 漏感在DAB/CLLC中的角色

DAB传输功率:

P=nV1V22πfLσ φ(1−∣φ∣π)P = frac{n V_1 V_2}{2pi f L_sigma},varphileft(1-frac{|varphi|}{pi}right)P=2πfLσ​nV1​V2​​φ(1−π∣φ∣​)

漏感 LσL_sigma Lσ​ 直接决定功率—移相角增益。LσL_sigma Lσ​ 偏大则满载移相角逼近极限、无功回流增大;偏小则轻载移相角过小、控制分辨率与ZVS范围恶化。典型设计将额定点移相角取25°~40°,反推 LσL_sigma Lσ​ 目标值,例如1050 V/50 kHz/25 kW单元的目标漏感通常在数十μH量级。CLLC中漏感则并入谐振电感 LrL_r Lr​,其精度直接决定谐振频率与增益曲线的一致性。

6.2 漏感的解析预测与结构调控

基于能量法,同心绕组结构的漏感:

Lσ≈μ0N2lwhw(diso+d1+d23)L_sigma approx mu_0 frac{N^2 l_w}{h_w}left(d_{iso} + frac{d_1 + d_2}{3}right)Lσ​≈μ0​hw​N2lw​​(diso​+3d1​+d2​​)

式中 lwl_w lw​ 为绕组平均匝长,hwh_w hw​ 为绕组高度,disod_{iso} diso​ 为一二次绕组间绝缘距离,d1,d2d_1,d_2 d1​,d2​ 为两绕组径向厚度。可见绝缘距离与漏感天然正相关——中压绝缘要求的加大恰好可被转化为DAB所需漏感,这就是"磁集成"路线:通过设计 disod_{iso} diso​ 与绕组几何,把全部或大部分串联电感集成于变压器内部,省去外置电感的体积、损耗与成本。

工程上分三档策略:

全集成:漏感需求适中(几十μH)且绝缘距离本就较大的中压MFT,首选;

部分集成+小外置电感微调:漏感批产公差要求±5%以内时,以外置小电感吸收公差;

全外置:漏感需求远大于结构自然漏感时,外置电感独立优化(可用铁氧体+分布气隙),变压器按最小漏感设计。

需要强调:增大 disod_{iso} diso​ 提升漏感与绝缘裕量的同时,减小了绕组间电容 CpsC_{ps} Cps​——这对共模EMI是有利的。漏感—绝缘—共模电容在同心结构中形成了难得的"三赢"方向,这是中压MFT与低压高频变压器设计哲学的根本不同。

7 中压绝缘系统与SiC高dv/dt下的局部放电抑制

7.1 应力来源的再认识

SST的MFT绝缘承受三重叠加应力:

工频/直流分量:单元在级联链中的对地电位,最上端单元对地考核电压最高;

中频方波分量:20~100 kHz、约1000 V幅值的方波持续作用于匝间与层间,频率较工频高三个数量级,介质损耗与电老化速率相应加速;

dv/dt瞬态分量:SiC开关沿20~50 V/ns,经绕组分布参数在首匝/首层形成不均匀电压分布(类似电机变频绝缘的首匝效应),并通过 CpsC_{ps} Cps​ 注入共模电流 icm=Cps⋅dv/dti_{cm}=C_{ps}cdot dv/dt icm​=Cps​⋅dv/dt——以50 pF、30 V/ns计即为1.5 A量级的高频共模尖峰。

高频方波下的局部放电起始电压(PDIV)相对工频正弦显著下降,且重复性脉冲放电对有机绝缘的侵蚀速率随重复频率近似线性加速。MFT绝缘必须按"高频重复脉冲+PD-free(工作应力下无局放)"准则设计,而不是简单套用工频变压器规范。

7.2 绝缘结构设计要领

干式浇注/真空压力浸渍(VPI):消除气隙气泡是PD-free的第一前提;环氧浇注体与利兹线束间的界面浸润、固化收缩应力开裂是两大工艺失效模式,需以阶梯固化与柔性缓冲层管控;

场强梯度控制:绕组端部、引出线与磁芯棱角是场强集中点,采用静电屏蔽环、半导电涂层与倒角设计将最大场强控制在材料长期耐受值(考虑高频加速因子)以内;

屏蔽层策略:一二次绕组间设接地静电屏蔽层可将共模电流就地旁路回源,显著改善系统EMI,但屏蔽层引入额外对地电容与涡流损耗,且占用绝缘窗口——数据中心SST(单向、EMC敏感)倾向采用,储能双向DAB则需评估屏蔽层高频损耗;

考核体系:型式试验建议叠加进行工频耐压、雷电冲击、以及实际开关波形下的局放测量(高频PD检测需采用抗干扰的UHF/HFCT手段),出厂试验保留高频PD抽检。

7.3 共模路径的系统治理

MFT的 CpsC_{ps} Cps​ 与SSCB、母排、散热器对地电容共同构成SST的共模网络。设计上遵循"源头限速—路径旁路—末端滤波"次序:门极驱动对dv/dt做适度整形(见第9节)、屏蔽层就地旁路、直流侧共模滤波兜底。将 CpsC_{ps} Cps​ 压至100 pF以下(数十kW级MFT可实现)是共模治理事半功倍的前提。

8 热设计与功率密度

MFT热设计的特殊性在于损耗体密度高而导热路径差:纳米晶叠层法向导热系数低(约1 W/(m·K)量级,远低于面内),利兹线束等效导热系数同样低下。要点如下:

热点定位:磁芯几何中心与绕组内层是双热点,设计阶段应以三维热仿真校核而非平均温升估算;

散热路径工程化:磁芯外表面贴装导热垫至冷板;大功率MFT可采用磁芯分块+中间冷板夹层;绕组侧以浇注体作为导热媒介时,选用填充型环氧(导热系数≥1 W/(m·K));

温度—寿命耦合:绝缘系统热等级(如H级180℃)与热点温升共同决定寿命,纳米晶的高居里温度使磁材本身几乎不构成热约束,绝缘寿命才是MFT的热设计边界;

功率密度基准:40~50 kHz、液冷条件下,中压MFT(含绝缘)可实现5~15 kW/L;风冷条件下2~5 kW/L。盲目追求功率密度而压缩绝缘裕量,是SST早期样机现场故障的首要教训。

9 与SiC器件及驱动系统的协同设计

高频变压器不是孤立部件,其设计边界由SiC器件行为与驱动系统共同划定,倾佳电子在SST客户项目中反复验证的三条协同准则如下:

9.1 dv/dt的"设计值"而非"能力值"

1700 V SiC MOSFET(如B3M系列)具备极高的开关速度能力,但MFT绝缘与共模网络承受的是实际驱动整形后的dv/dt。通过门极电阻分段(开通/关断独立Rg)与米勒钳位,可将桥臂dv/dt整定在15~30 V/ns的"系统甜点"区间:既保留SiC的低损耗本色,又将首匝电压过冲与共模电流控制在绝缘与EMC设计包线内。dv/dt应作为系统级设计参数写入MFT与驱动的接口规格书。

9.2 驱动侧的CMTI与绝缘配套

CHB高位单元的驱动信号与供电需跨越与MFT同等级的对地电位,并承受同样的高dv/dt。青铜剑技术驱动生态为此提供了成套要素:BTD5452R/BTD5350x系列隔离驱动IC具备高共模瞬变抗扰度(CMTI),保障30 V/ns量级共模瞬变下逻辑不误翻转;BTP1521x系列隔离DC-DC电源模块与TR-P15DS23-EE13驱动变压器提供低耦合电容的驱动供电——驱动电源的原副边耦合电容与MFT的 CpsC_{ps} Cps​ 在共模网络中是并联关系,驱动供电电容每多10 pF,MFT侧屏蔽设计的收益就被稀释一分,二者必须合并核算。对于采用工业模块(如Pcore™系列)构建的大功率单元,2CP0225T等即插即用驱动板将上述要素集成为经过动态测试验证的整体,缩短SST样机迭代周期。

9.3 保护时序与磁件安全

DAB/CLLC在短路或谐振失谐工况下,MFT可能经历数倍额定的电流冲击。SiC MOSFET的短路耐受时间(数μs量级)要求退饱和/过流保护在2~3 μs内完成软关断;磁件侧则应校核冲击伏秒下的磁通裕量(纳米晶0.6 T工作点相对1.2 T饱和点保留约一倍裕度即源于此),确保保护动作窗口内磁芯不深度饱和、电流不失控。器件短路能力、驱动保护速度与磁芯饱和裕量三者构成的"时间—磁通"安全链,应在设计评审中作为独立条目核查。

10 设计实例:25 kW CLLC隔离级MFT

系统条件:CHB单元直流电压1050 V,输出并联至800 V母线,CLLC谐振频率50 kHz,采用1700 V SiC MOSFET全桥(B3M系列40 mΩ档,每桥臂单管),满载25 kW,液冷。

设计流程与结果:

匝比与励磁电感:n = 1050/800 ≈ 1.31,取21:16;励磁电感按ZVS死区内完成结电容充放电反推,取谐振电感的8~12倍;

磁芯:纳米晶矩形卷绕磁芯,工作磁密取0.35 T(饱和裕量>3倍),由面积积法(Kf=4.44K_f=4.44 Kf​=4.44 近似,Ku=0.25K_u=0.25 Ku​=0.25,J=4.5J=4.5 J=4.5 A/mm²)得 Ap≈1.1×106A_p ≈ 1.1times10^6 Ap​≈1.1×106 mm⁴,选双磁芯并叠结构;

绕组:一次21匝、0.1 mm×1500股利兹线;二次16匝、0.1 mm×2000股;同心分区布置,绕组间绝缘距离6 mm(浇注环氧),兼作漏感调控;

漏感/谐振电感:结构漏感设计值38 μH,外置4 μH微调电感吸收批产公差,谐振电容按 fr=1/2πLrCrf_r=1/2pisqrt{L_rC_r} fr​=1/2πLr​Cr​​ 配平;

绝缘:整体真空环氧浇注,一二次间静电屏蔽层接单元中点;型式试验含实际方波下PD测量,PDIV裕量>1.5倍工作峰值;

预估性能:磁芯损耗约42 W、绕组损耗约47 W、杂散约8 W,变压器效率99.6%;含浇注与冷板的功率密度约6.5 kW/L;配合CLLC全程软开关,隔离级样机效率实测可达99.2%以上。

该实例印证了本文的核心命题:当磁性材料(纳米晶)、器件(1700 V SiC)、驱动(高CMTI生态)与绝缘工艺被作为一个耦合系统联合设计时,SST隔离级能够同时逼近效率与功率密度的帕累托前沿。

11 结论

(1)SST中频隔离级的最优频率窗口由磁材损耗、绝缘应力与器件损耗共同决定,MW级中压场景落在20~50 kHz,纳米晶合金凭借高饱和磁密、低比损耗与高温稳定性成为该频段主变压器的首选材料,铁氧体在100 kHz以上的小功率单元保持成本优势;(2)方波激励下的磁芯损耗必须采用iGSE级建模并以成品级实测loss map校准,绕组设计以层数最小化与利兹线股径匹配集肤深度为纲;(3)漏感应作为受控设计参数,同心结构中绝缘距离—漏感—共模电容存在协同优化方向,磁集成是中压MFT的自然归宿;(4)SiC的高dv/dt要求MFT绝缘按高频重复脉冲PD-free准则设计,并与驱动侧dv/dt整形、高CMTI隔离及低耦合电容供电统一核算;(5)1700 V国产SiC平台与配套驱动生态的成熟——叠加基本半导体登陆港交所主板(09971.HK)所代表的供应链长期确定性——为SST隔离级的国产化、批量化扫清了器件侧障碍,高频磁件的工程化能力正在成为决定SST产业化节奏的下一块关键拼图。

作者简介

臧越,深圳市倾佳电子有限公司华北区技术销售负责人,长期服务于华北地区SST、储能PCS、SVG/APF及工业电源客户,专注于碳化硅功率器件选型、高频磁件系统协同与门极驱动方案落地,主导多个中压隔离级项目从器件评估到批产导入的全流程技术支持。

关于倾佳电子:深圳市倾佳电子有限公司是基本半导体(BASiC Semiconductor,09971.HK)一级代理及合作伙伴、青铜剑技术门极驱动方案合作伙伴,面向全国提供SiC MOSFET分立器件、工业模块(Pcore™系列)、驱动IC与即插即用驱动板的选型、测试与应用支持服务。

审核编辑 黄宇