Allegro DVT深度参与CHASSIS项目，5nm汽车基础芯粒落地取得关键突破

2026年7月，全球数字视频技术解决方案领军企业Allegro DVT正式对外宣布，其核心技术团队已深度参与欧洲CHASSIS计划中5nm汽车基础芯粒（Automotive Base Die）的研发落地工作，为这款面向下一代软件定义汽车的核心芯片提供了关键的视频编解码半导体IP支撑，成为推动欧洲开放汽车芯粒生态建设的核心技术力量。

CHASSIS计划由博世牵头统筹，是欧洲芯片联盟（Chips JU）重点资助的三年期产业研究项目，总投入规模覆盖从基础技术研发到生态落地的全流程，由宝马、imec、博世等行业顶尖机构联合参与研发，目标是打造一套面向软件定义出行的开放、安全、可扩展的芯粒技术体系，打破传统汽车SoC的封闭架构壁垒。本次落地的5nm汽车基础芯粒，正是整个项目的核心枢纽，它作为汽车系统级芯片的核心通信与集成中心，依托通用芯粒互连高速（UCIe）标准，实现不同厂商第三方芯粒的无缝即插即用，为汽车行业带来前所未有的架构灵活性。

作为拥有二十余年行业积淀的法国数字视频技术企业，Allegro DVT在视频压缩、实时低延迟视频处理领域拥有全球领先的技术积累，本次项目中，其专为芯粒架构定制的编解码半导体视频IP解决方案，为汽车基础芯粒搭建起了一套经过深度优化的高性能视频流水线。这套方案全面覆盖ADAS高级驾驶辅助系统、全车环视系统、车载信息娱乐等核心车载场景，可同时支撑多路4K以上高分辨率视频流的实时处理，完美适配下一代智能汽车上百颗车载摄像头的接入需求。

不同于传统单芯片架构下的视频处理方案，Allegro DVT的定制化IP针对异构芯粒的协同特性做了全维度优化，在内存带宽占用、处理延迟控制、运行功耗三个核心指标上均达到了车规级的严苛要求，既避免了多路高分辨率视频同时传输带来的带宽拥堵问题，也将端到端处理延迟压缩到毫秒级，同时大幅降低了视频处理环节的整体功耗，解决了芯粒架构下跨芯片视频数据传输的核心痛点。

Allegro DVT首席执行官Nouar Hamze表示，能够成为CHASSIS计划的核心合作伙伴，为欧洲汽车产业的变革性项目贡献力量，是企业发展历程中的重要里程碑。本次合作不仅验证了Allegro DVT的视频IP完全适配开放芯粒架构的技术特性，更彰显了企业推动软件定义汽车开放标准建设的长期承诺。

随着这款5nm汽车基础芯粒的落地，欧洲汽车产业将拥有一套完全自主可控的开放芯粒平台，通过支持不同厂商芯粒的早期互操作性测试，大幅加快欧洲本土汽车半导体的设计迭代速度，进一步强化欧洲在先进汽车半导体领域的产业竞争力，培育出更敏捷、更具创新活力的本土汽车供应链。而Allegro DVT的深度参与，也为全球芯粒架构下的高性能视频处理方案树立了行业标杆，为下一代智能汽车的视觉体验升级筑牢了底层技术根基。