CXLD64421 3A大电流LDO低至1V输入350mV压降@3A PG指示

CXLD64421 3A大电流低压差线性稳压器

型号：CXLD64421
封装：WDFN-10L（3×3mm）/ SOP-8（Exposed Pad）
版本：Rev 1.0

产品概述

CXLD64421 是一款高性能正电压线性稳压器，采用外部偏置供电（VDD）架构，专为需要极低输入电压和极低压差的大电流应用设计，输出电流高达 3A。输入电压（VIN）可低至 1V，VDD范围为 3V至5.5V，输出电压可通过外部反馈电阻在 0.8V至VIN 范围内任意编程，同时提供多种固定输出电压选项。在3A负载下压降仅 350mV（典型值），非常适合VOUT非常接近VIN的应用场景。

芯片集成 使能控制（EN），关断时功耗极低； PG（Power Good）开漏输出 指示输出电压状态，便于系统时序控制。集成 折返式过流保护（短路时电流限制至1.4A）和 过温保护，确保在故障条件下安全运行。提供 WDFN-10L（3×3mm） 和 SOP-8（Exposed Pad） 两种封装。

主要特点

功能模块	关键参数
输出电流	3A
输入电压（VIN）	1V ~ 5.5V
偏置电压（VDD）	3V ~ 5.5V
输出电压	可调 0.8V ~ VIN / 固定多种可选
压降电压	350mV @ 3A（典型值）
输出电压精度	±1.5%（参考电压）
PG指示	开漏输出，90%阈值
折返式过流保护	正常3.6A，短路1.4A
放电电阻	150Ω（关断时）
工作温度	-40°C ~ +125°C
封装	WDFN-10L（3×3mm）/ SOP-8（Exposed Pad）

典型应用电路

输入电容（CIN）：10μF陶瓷

输出电容（COUT）：10μF陶瓷

VDD去耦电容（CVDD）：1μF

反馈电阻分压（R1/R2）设定输出电压（可调版本）

PG引脚外接上拉电阻（100kΩ至VOUT或VDD）

VIN接输入电源（1V~5.5V），VDD接偏置电源（3V~5.5V），EN接使能信号（高电平使能）。固定版本无需外部反馈电阻。

极限参数（Absolute Maximum Ratings）

参数	最小值	最大值	单位
VIN（DC）	-0.3	6	V
VIN（<10ms）	-0.3	7	V
VDD（DC）	-0.3	6	V
VDD（<10ms）	-0.2	7	V
VOUT, EN, ADJ, PG	-0.3	6	V
功耗（WDFN-10L，EVB）	—	2.67	W
功耗（SOP-8 EP，EVB）	—	2.84	W
θJA（WDFN-10L，JEDEC）	—	55	°C/W
θJA（SOP-8 EP，JEDEC）	—	47	°C/W
结温范围	-40	150	°C
存储温度	-65	150	°C
ESD（HBM）	—	2	kV

推荐工作条件

参数	最小值	最大值	单位
VIN 输入电压	1.0	5.5	V
VDD 偏置电压	3.0	5.5	V
VOUT 输出电压	0.8	VIN	V
环境温度	-40	85	°C
结温	-40	125	°C

关键电气特性（典型值，VDD=5V，TA=25°C）

参数	条件	典型值	单位
VIN 工作范围	—	1.0 ~ 5.5	V
VDD 工作范围	—	3.0 ~ 5.5	V
VDD POR 阈值（上升）	—	2.7	V
VIN POR 阈值（上升）	—	0.8	V
参考电压（可调版本）	—	0.800	V
参考电压精度	—	±1.5	%
静态电流	IOUT=0A	0.6	mA
压降电压	IOUT=3A	350	mV
负载调整率	1mA~3A	0.5	%
线调整率	VIN变化	0.2	%
电流限制	VIN=3.6V	3.6	A
短路电流（折返）	VOUT<0.2V	1.4	A
放电电阻	EN=0V	150	Ω
EN高电平阈值	—	1.2	V
EN低电平阈值	—	0.4	V
PG 高阈值（相对VOUT）	—	90	%
PG 输出低电平	—	0.3	V
OTP触发温度	—	160	°C
OTP迟滞	—	70	°C

工作原理

外部偏置供电架构

CXLD64421 采用 外部偏置供电（VDD）驱动N沟道传输管 的架构。传统LDO使用P沟道传输管，当输入电压（VIN）接近输出电压（VOUT）时，栅极驱动不足导致压差增大。本芯片使用N沟道传输管，其栅极由外部VDD（3V~5.5V）驱动，即使VIN低至1V，传输管仍能完全导通，实现 超低压差 调节（350mV@3A）。这种架构特别适合从低压电源轨产生同样低压输出的高电流应用。

输出电压设定

可调版本：通过ADJ引脚外接反馈电阻设定输出电压，内部基准电压为0.8V。
VOUT = 0.8V × (1 + R1/R2)
其中R1连接VOUT至ADJ，R2连接ADJ至GND。建议R1和R2取值 > 10kΩ。

固定版本：内部集成了高精度电阻分压网络，提供1.5V、1.8V、2.5V等多种固定输出电压选项。

PG（Power Good）指示

PG开漏输出指示输出电压状态。当输出电压达到额定值的90%时，PG输出高阻（需外接上拉电阻）；当输出电压低于阈值或芯片处于关断/保护状态时，PG拉低。建议使用100kΩ上拉电阻至VOUT或VDD。

使能与关断

EN引脚为高电平（>1.2V）时芯片使能；低电平（<0.4V）时进入关断模式。关断时输出通过内部150Ω放电电阻快速泄放。EN引脚内部有下拉电阻，悬空时芯片默认关断。建议在VIN稳定后再施加EN高电平，以确保正确的软启动时序。

保护机制

折返式过流保护：正常工作时限流约3.6A（典型值）；当输出短路（VOUT<0.2V）时，电流限制降至1.4A（典型值），降低短路功耗。输出可长时间短路而不会损坏。

过温保护：结温超过160°C时关断输出，温度下降约70°C后自动恢复。

VIN/VDD POR：VIN和VDD均有上电复位（POR）功能，确保在电压足够时芯片才启动。

设计实例（笔记本电脑GPU核心供电）

设计目标：笔记本电脑GPU核心需要1.2V/2.5A供电，输入来自系统1.8V电源轨，VDD来自系统5V电源，要求低噪声、高精度、快速瞬态响应。

配置方案：

元件	参数
型号	CXLD64421（可调版本）
VIN	1.8V
VDD	5V
VOUT	1.2V
R2	10kΩ
R1	5kΩ
CIN	10μF陶瓷
COUT	10μF陶瓷
CVDD	1μF陶瓷
PG上拉	100kΩ至VOUT

功耗计算：PD = (1.8-1.2)V × 2.5A = 1.5W。WDFN-10L封装θJA(EVB)=37.4°C/W，温升≈56°C，在85°C环境温度下结温≈141°C，需注意散热（增加铜箔面积或使用SOP-8封装）。

PCB布局建议

功率回路最小化：VIN、VOUT和GND为大电流路径（最高3A），走线应宽短，减小压降和寄生电感。

输入/输出电容就近放置：CIN（≥10μF）和COUT（≥10μF）应尽可能靠近VIN/VOUT和GND引脚，走线短、宽。输入电容必须放置在距离器件输入引脚0.5英寸以内。

VDD去耦电容：CVDD（1μF）靠近VDD引脚放置，滤除偏置电源噪声。

反馈电阻靠近ADJ：R1/R2紧靠ADJ引脚放置，ADJ走线尽量短，避免噪声耦合。

PG上拉：PG为开漏输出，需外接上拉电阻（建议100kΩ）至VOUT或VDD。

地线设计：Exposed Pad必须焊接至大面积地平面，并通过多个过孔连接至内层地铜箔，以增强散热和降低地阻抗。

散热考虑：WDFN-10L封装最大功耗2.67W；SOP-8 EP封装最大功耗2.84W（TA=25°C）。在3A大电流应用中，建议使用SOP-8封装并增加铜箔面积，确保结温不超过125°C。

封装信息

WDFN-10L（3×3mm）

引脚间距：0.5mm

底部散热焊盘

SOP-8（Exposed Pad）

引脚间距：1.27mm

底部散热焊盘

无铅、RoHS合规

审核编辑 黄宇