电子说
面向10kV配电网SST固态变压器的功率器件电压等级选型研究
——低压器件多级联路线的技术经济性论证与工程边界
【倾佳杨茜-死磕固变】系列
作者:杨茜 深圳市倾佳电子有限公司 销售总监 (倾佳电子为基本半导体一级代理及合作伙伴、青铜剑技术合作伙伴)
摘要
固态变压器(Solid-State Transformer, SST)在10kV及以上中压配电场景的工程化推进中,功率器件电压等级选型是决定拓扑结构、控制复杂度、成本结构与可靠性水平的第一性设计变量。本文以10kV/1.5MVA级联H桥输入串联输出并联(CHB-ISOP)+双有源桥(DAB)参考架构为对象,建立器件电压等级到系统级器件数量、驱动通道数、控制节点数与冗余成本的定量映射,并从碳化硅(SiC)单极型器件比导通电阻的电压标定关系、厚漂移层外延工艺良率、中子诱导单粒子烧毁(SEB)降额约束三个物理层面,论证在现阶段工艺与供应链条件下,1200V/1400V平台多级联路线相对3300V及以上高压器件少级联路线具有系统性优势。定量结果显示:1200V平台方案在中压侧开关位数量上为6500V方案的3.5倍,但其冗余边际成本仅为后者的约28%,降容运行能力显著更优,单位成本(元/(A·kV))具有6~10倍量级优势,且具备完整的国产供应链闭环。本文同时给出该路线的三项主要工程代价——驱动通道数与中压绝缘配合、微秒级确定性通信、零部件数-可靠性悖论——及其对应的工程化解法,并明确了高压器件仍占优的场景边界与路线演化判据。

关键词:固态变压器;碳化硅MOSFET;SiC功率模块;级联H桥;电压等级选型;比导通电阻;单粒子烧毁;冗余设计;驱动板
1 引言
固态变压器不是把工频变压器换个实现方式,而是把配电网的一个无源节点改造成可控的功率路由器。这一转变的工程代价,最终都会落到功率半导体器件上。
在10kV配电电压等级上,SST的第一道设计分岔口出现得非常早:中压侧的电压是用少量高压器件直接承受,还是用大量低压器件串联分担。这个选择一旦确定,拓扑结构、子模块数量、控制架构、通信规约、绝缘配合、散热方案、成本结构与交付周期全部随之锁定,后续几乎没有低成本回退的可能。
国际上早期的SST研究路线明显偏向高压器件。北卡罗来纳州立大学FREEDM Systems Center在其第三代SST样机中采用了15kV SiC MOSFET,把三级式结构压缩到单级级联,学术上极具吸引力。ABB在1.2MVA电力电子牵引变压器(PETT)样机中采用6.5kV IGBT配合中频变压器,验证了少级联结构在车载空间约束下的价值。这两条路线共同塑造了"SST需要高压器件"的行业直觉。
中国的工程实践走出了另一条路。从国网江苏同里综合能源服务中心10kV电力电子变压器示范工程,到近年批量交付的兆瓦级交流侧SST产品(如中科智寰2.4MW AC-SST),再到2026年头部逆变器企业推出的商用SST产品,中压侧主流选型收敛在1200V与1700V平台,配合10~14级联的CHB结构。这一收敛并非退而求其次,而是器件物理、工艺良率、供应链结构与工程能力四重约束下的最优解。
本文的目的是把这条路线的论证从经验判断推进到定量层面,并给出其失效边界。
2 SiC器件电压等级的物理标定与成本外推
2.1 单极型极限与比导通电阻的电压标定
对单极型器件,漂移区比导通电阻的理论下限由材料参数决定:
R_on,sp(drift) = 4·V_BR² / (ε_s · μ_n · E_c³)
其中 ε_s 为介电常数、μ_n 为电子迁移率、E_c 为临界击穿场强。理想情况下 R_on,sp ∝ V_BR²。
实际SiC MOSFET中,沟道电阻、JFET区电阻、衬底电阻与接触电阻构成额外分量。在1200V以下,沟道电阻占总电阻的比例可达40%以上,漂移区并不主导;在3300V以上,漂移区分量迅速上升至70%~85%,器件趋近单极型极限。实测数据回归给出的标定指数普遍落在2.4~2.6区间,高于理论值2.0,即高压器件的比导通电阻恶化速度快于理想标定。
这一偏差的工程含义是明确的:串联多个低压器件在总导通电阻上并不吃亏,反而占优。 设总阻断电压为 V,用 N 个额定 V/N 的器件串联,每个器件承载全部电流,需保持面积 A_e。串联总电阻为:
R_string = N · k·(V/N)^2.5 / A_e = k·V^2.5 / (N^1.5 · A_e)
与单只高压器件 R_single = k·V^2.5 / A_1 相比,在总芯片面积相同(N·A_e = A_1)的条件下:
R_string / R_single = 1 / N^0.5
即在标定指数为2.5时,13级联方案在等面积条件下的总导通电阻约为单只高压器件方案的28%。标定指数越偏离2.0,级联优势越明显。这是多级联路线最底层的物理支撑,与成本、供应链无关。
2.2 厚漂移层外延工艺良率约束
高压SiC器件需要更厚、掺杂更低的外延层。表1给出各电压等级的典型外延参数。
表1 SiC器件电压等级与漂移层参数(典型值)
| 额定电压 | 漂移层厚度 | 掺杂浓度 | 漂移区电阻占比 |
|---|---|---|---|
| 650V | 6~7 μm | ~1.2×10¹⁶ cm⁻³ | 30%~40% |
| 1200V | 10~12 μm | ~8×10¹⁵ cm⁻³ | 45%~55% |
| 1400V | 13~15 μm | ~6×10¹⁵ cm⁻³ | 50%~60% |
| 1700V | 15~18 μm | ~5×10¹⁵ cm⁻³ | 60%~70% |
| 3300V | 30~35 μm | ~2.5×10¹⁵ cm⁻³ | 70%~80% |
| 6500V | 60~70 μm | ~1.2×10¹⁵ cm⁻³ | 80%~88% |
| 10kV | ~100 μm | ~1×10¹⁵ cm⁻³ | >90% |
外延厚度增加带来三重良率压力。第一,致命缺陷(三角形缺陷、胡萝卜缺陷、基面位错)的面密度随外延厚度非线性上升,按 Y = exp(−D_eff·A) 的泊松良率模型,D_eff 的增长直接压低成品率。第二,高压器件为控制导通损耗必须放大芯片面积,面积 A 与缺陷密度 D_eff 同时增大,良率呈乘性恶化。第三,厚外延中基面位错在体二极管导通下扩展为堆垛层错,引发正向压降漂移(双极退化),需要额外的位错转换工艺与筛选,进一步压缩可用产出。
上述三项叠加的结果,是单位成本随电压等级呈超线性上升。
2.3 归一化单位成本比较
以1200V平台的单位成本(元/(A·kV))为基准1.0,按行业可公开获得的报价区间做量级估算:
表2 各电压平台单位成本与供货状态(量级估算)
| 电压平台 | 归一化单位成本 | 国内可获得性 | 典型交期 |
|---|---|---|---|
| 1200V | 1.0 | 多家量产、多源可替代 | 常规库存 |
| 1400V | 1.2~1.5 | 量产,可选型号收敛 | 常规 |
| 1700V | 1.6~2.2 | 量产,供应商数量有限 | 中等 |
| 3300V | 3~5 | 工程样品至小批量 | 长交期 |
| 6500V及以上 | 6~10 | 限量供货,以海外为主 | 不可控 |
需要强调,表2的成本比较是按"元/(A·kV)"归一化后的结果,已扣除电压等级本身带来的功率处理能力差异。也就是说,即使把高压器件"一只顶多只"的优势计入,其单位功率成本依然处于劣势。
叠加供应侧的现实:Wolfspeed进入破产重整程序、英飞凌与安森美、意法半导体先后执行价格调整与配额管理,使得高压SiC器件对国内SST整机厂构成的不是价格问题,而是可交付性问题。
3 10kV SST器件选型的系统级映射
3.1 参考架构与电压约束
设定参考设计:三相10kV交流输入(电压波动 ±10%),星形连接CHB-ISOP前级,每子模块内置DAB隔离级,输出750V直流母线,额定容量1.5MVA。

相电压有效值:10000/√3 = 5774 V 相电压峰值:8165 V 计及电网+10%过压:8982 V 取调制比上限 m = 0.9,并预留控制余量后,每相级联直流电压之和:
V_stack ≥ 8982 / 0.9 ≈ 10.0 kV
3.2 电压等级到器件数量的映射
子模块直流母线电压需按器件额定电压降额。降额系数需同时覆盖开关关断过压、母线电压波动与后文3.3节的宇宙射线约束,工程取值在58%~67%区间。
表3 各电压平台的系统级器件数量映射(10kV/1.5MVA,含N+1冗余)
| 项目 | 1200V | 1400V | 1700V | 3300V | 6500V |
|---|---|---|---|---|---|
| 子模块母线电压 | 800 V | 1000 V | 1200 V | 2200 V | 3800 V |
| 电压利用率 | 67% | 71% | 71% | 67% | 58% |
| 有效级联数/相 | 13 | 10 | 9 | 5 | 3 |
| 含冗余级联数/相 | 14 | 11 | 10 | 6 | 4 |
| 子模块总数 | 42 | 33 | 30 | 18 | 12 |
| 中压侧开关位数* | 336 | 264 | 240 | 144 | 96 |
| 驱动通道数 | 336 | 264 | 240 | 144 | 96 |
| 隔离电源路数 | 336 | 264 | 240 | 144 | 96 |
| 子模块控制器数 | 42 | 33 | 30 | 18 | 12 |
| 直流支撑电容组数 | 42 | 33 | 30 | 18 | 12 |
| 单子模块功率 | 38.5 kW | 50 kW | 55.6 kW | 100 kW | 167 kW |
| 冗余容量边际成本 | 7.1% | 9.1% | 10.0% | 16.7% | 25.0% |
| 相电压电平数 | 27 | 21 | 19 | 11 | 7 |
| 单级电压台阶 | 800 V | 1000 V | 1200 V | 2200 V | 3800 V |
* 每子模块中压侧开关位 = H桥4 + DAB原边4 = 8
单相电流有效值为 1.5MVA/(3×5774V) = 86.6 A,峰值约123 A。该电流水平可由1200V平台的中电流分立器件并联或小型化模块承担,属于成熟选型区间。
3.3 直流母线利用率与单粒子烧毁降额约束
表3中6500V方案的电压利用率仅58%,明显低于1200V方案的67%,这不是保守设计而是物理约束。
大气中子在SiC器件漂移区诱发的单粒子烧毁(SEB)失效率,随施加直流电压与额定电压之比呈近指数上升。相关加速试验研究(见IEEE可靠性物理研讨会与Microelectronics Reliability相关文献)表明,在相同的失效率目标(如100 FIT/器件)下,随着额定电压提升,可用电压比例呈单调下降趋势。原因在于高压器件漂移区更厚、耗尽区体积更大,中子与晶格作用产生的电荷收集路径更长,触发寄生结构再生的概率上升。
这一约束具有关键的系统级后果:高压器件"少级联"的表观优势,被更严格的降额部分抵消。从表3可见,从1200V走到6500V,额定电压提升5.4倍,但可用母线电压只提升4.75倍,同时单位成本上升6~10倍。
对于安装于高海拔地区的SST(中国西北、西南大量新能源汇集站均在1500m以上),中子通量随海拔呈指数增长,该约束进一步收紧。
4 多级联路线的系统级收益
多级联路线的价值不止于器件成本。它还向系统层面输出三项难以用器件账面成本衡量的收益。
4.1 载波移相与等效开关频率倍增
CHB结构采用载波移相PWM(CPS-PWM)时,N个子模块的载波依次相移 π/N,输出电压的主要谐波簇出现在 2N·f_sw 附近。以子模块开关频率 f_sw = 5 kHz 计:
13级联:等效谐波频率 130 kHz
3级联:等效谐波频率 30 kHz
中压侧滤波电感量与等效频率成反比。等效频率提升4.3倍,意味着中压侧滤波电感的体积、重量与损耗同比例下降。在SST的总体积构成中,中压侧无源元件通常占15%~25%,这一项收益足以抵消部分因子模块数量增加带来的结构体积。
同时,谐波频率远离并网关注频段,使得满足IEEE Std 519与国内并网谐波要求的难度显著降低。
4.2 dv/dt分级与绝缘、EMC应力
单级电压台阶直接决定输出电压跳变幅度。设开关过渡时间20 ns:
800 V台阶:dv/dt ≈ 40 kV/μs
3800 V台阶:dv/dt ≈ 190 kV/μs
共模位移电流 i_cm = C_p · dv/dt 与dv/dt成正比。在SST的中压环境中,寄生电容 C_p 包括子模块对地电容、中频变压器原副边耦合电容、散热器与结构件耦合路径。dv/dt降低4.75倍,共模电流同比例下降,对应三项工程收益:驱动隔离的CMTI要求下降、中频变压器绕组间寄生位移电流下降、共模滤波器体积下降。
绝缘层面同样受益。局部放电起始电压对电压变化率敏感,高频高压方波下的PD起始电压显著低于工频试验值。降低单级dv/dt等价于放宽绝缘材料与结构的设计余量要求,这在IEC 62477-2的绝缘配合框架下具有直接的成本意义。
4.3 冗余成本与降容运行能力
这是多级联路线被低估最严重的一项优势。
N+1冗余的边际成本为 1/(N+1)。从表3可见:13+1方案的冗余成本占7.1%,3+1方案占25%。同样的可用度提升,多级联路线的代价只有少级联路线的约28%。
更关键的是故障后的降容运行能力。设某相已使用旁路退出 k 个子模块,剩余可用级联电压为 (N+1−k)·V_dc,仍需满足并网所需的 10.0 kV:
14级联800V方案:k=1时剩余10.4kV,满额运行;k=2时剩余9.6kV,可在96%电压下降容运行;k=3时剩余8.8kV,仍可在88%电压下带载
4级联3800V方案:k=1时剩余11.4kV,满额运行;k=2时剩余7.6kV,仅为额定的76%,已无法满足并网电压要求,必须停机
对于配电级SST这类要求高可用度、且现场维护窗口受限的设备,"故障后能降容运行"与"故障后必须停机"是完全不同的产品属性。多级联路线在这一维度上提供了少级联路线无法复制的连续降级空间。
5 多级联路线的代价与工程约束
技术论证必须包含对代价的诚实计量。1200V多级联路线把复杂度从器件转移到了系统,转移量是可观的。
5.1 驱动通道数与中压绝缘配合
336个驱动通道是这条路线最直接的工程负担,且难点不在数量而在绝缘。
星形CHB中,第14级子模块的参考电位相对地电位可达约10kV(含瞬态可能更高)。该子模块的驱动电路、隔离电源与信号通道必须全部承受这一共模电位,且需在中频方波激励下长期无局部放电。这意味着:
隔离电源的隔离等级需按全堆叠电位设计,而非按子模块母线电压设计。变压器绕组结构、爬电距离、灌封工艺需按对应电压等级的PD要求验证。
信号隔离需覆盖高CMTI要求。即使4.2节已将单级dv/dt降至40 kV/μs量级,336个通道中任一通道的误触发都可能引发桥臂直通。
驱动的一致性成为均压前提。336个通道的传输延时分散度直接转化为子模块输出电压的不平衡,进而影响电容电压均衡控制的裕度。
工程上的应对是把驱动从"分立设计"转为"标准化模组复用"。青铜剑技术的BTD5350x与BTD5452R系列驱动IC提供集成米勒钳位、退饱和保护与软关断的单通道方案,配合BTP1521x系列隔离DC-DC与TR-P15DS23隔离变压器构成隔离供电链路;对于需要缩短开发周期的项目,2CP0225Txx、2CP0215T12A0双通道即插即用驱动板与2CD0210T12A0驱动板可直接匹配对应封装的功率模块,把336个通道的设计问题收敛为一个已验证模组的批量复制问题。这一转换是多级联路线工程可行的前提条件。
5.2 微秒级确定性通信与均压控制
42个子模块控制器需要与主控在微秒级完成状态上报与指令下发。CPS-PWM的载波相位同步误差直接体现为输出谐波,电容电压均衡算法对采样时刻的一致性有严格要求。
工程约束包括:光纤链路的时延抖动需控制在百纳秒量级;断链需在单个开关周期内被检测并触发旁路;通信拓扑需在环网自愈与星型确定性之间取得平衡。这一部分的复杂度是少级联方案的3~4倍,且属于软件与系统集成成本,难以通过器件采购优化。
所幸中国在柔性直流输电、MMC型SVG与链式储能领域已积累了成体系的级联控制、均压算法、光纤通信与阀组集成工程能力,多级联SST在很大程度上是对这套既有能力的复用,而非从零构建。
5.3 零部件数-可靠性悖论及其解
按串联可靠性模型,系统失效率为各元件失效率之和。336个开关位相对96个开关位,naive估算的失效率比值为3.5。这是反对多级联路线最常被提出的论据。
该论据在三个层面不成立:
第一,器件级FIT不可等同比较。 1200V SiC MOSFET已在电动汽车主驱与光伏逆变器中累积了数量级领先的现场运行小时数,其失效模式、早期失效筛选方法与批次一致性控制均已成熟;3300V及以上SiC器件的现场可靠性数据仍然稀薄,栅氧在更高电场下的长期稳定性、厚外延的双极退化行为均缺乏大样本验证。用相同的FIT假设比较两者,隐含了对高压器件不成立的乐观假设。
第二,SEB失效率的电压依赖已在3.3节量化。 高压器件在相同利用率下的SEB FIT更高,抵消了部分数量优势。
第三,冗余与旁路改变了可靠性的计算对象。 系统指标不是失效率而是可用度。在N+1冗余下,单个子模块失效不构成系统失效,仅触发旁路与降容;决定停机的是"冗余耗尽前的连续失效"。4.3节已说明多级联路线的冗余成本仅为少级联路线的28%,且提供多级降容空间。以可用度而非失效率为目标函数,结论反转。
6 产业链维度:中国路线为何收敛于1200V/1400V
前五节的论证都在技术与成本层面。但决定工程路线的最后一票,往往来自供应链。
完整国产闭环。 1200V/1400V平台在衬底、外延、晶圆制造、封装、驱动IC、隔离电源六个环节均已形成国内可交付的产业链。基本半导体作为上市公司行业龙头企业,在这一平台上提供了从分立器件到功率模块的全谱系产品:分立器件覆盖B3M006C120Y、B3M011C120Z、B3M013C120Z、B3M020120ZN、B3M040120YH等不同导通电阻档位,适配CHB中压侧与DAB原边不同电流需求;功率模块覆盖ED3封装的BMF840R12MA3与BMF540R12MZA3、BMF540R12KHA3,以及E2B封装的BMF240R12E2G3,并有1400V平台的BMF004MR14E2B3为900~1000V母线设计提供额外电压裕度;低压侧与辅助电源可选用B3M025065Z、B3M040065Z等650V平台器件。封装谱系覆盖ED3、E2B、E3B、62mm、34mm、EP2与HPD,为不同功率密度与结构约束的子模块设计提供直接可选项。直流侧保护可引入BMCS0D90MR12MG5双向固态断路器模块,与SST自身的限流特性构成分层保护配合。
成本下降曲线的搭便车效应。 1200V平台的成本改善由电动汽车主驱与光伏逆变器两个百亿级市场驱动,200mm(8英寸)产线的产能释放也优先服务于该平台。SST作为增量市场直接受益于这条曲线。高压器件缺乏同等量级的需求驱动,其成本曲线在可预见期内保持平缓。
多源可替代与交付确定性。 SST项目的交付周期与备件供应是整机厂的硬性商务约束。1200V平台具备国内多家供应商的实质性可替代能力,而3300V以上平台的供应集中度与地缘风险,使其难以进入需要长期供货承诺的电网侧与工业侧项目。
工程能力的复用。 级联控制、电容均压、光纤同步、阀组集成、水冷回路、连接器与电容供应体系,这套能力与供应链在中国已由柔直与SVG产业培育成熟。多级联SST的工程实现门槛,因此显著低于其表面复杂度。
7 工程实现要点:器件与驱动的配套设计
将第3节的映射落到具体设计,需要在四个界面完成器件与驱动的协同选型。
中压侧H桥。 相电流86.6 A有效值、峰值123 A,工作在800V母线。选型需在导通损耗与开关损耗之间取平衡:CHB级的开关频率通常在3~8 kHz,开关损耗占比不高,可适度偏向低导通电阻档位。分立器件方案(如B3M011C120Z、B3M013C120Z并联)在成本与散热灵活性上占优;小型化模块方案(如E2B封装的BMF240R12E2G3)在换流回路寄生电感与装配一致性上占优。寄生电感从20 nH降至8 nH,可将关断过压降低约60%,直接释放母线电压利用率——这正是表3中1200V平台能取到67%利用率的物理前提。
DAB原边。 DAB通常运行在10~20 kHz以压缩中频变压器体积,开关损耗占比上升,选型应偏向低输出电容电荷(Q_oss)的器件,并保证ZVS工作区覆盖设计负载范围。原边电流波形近似方波,有效值高于H桥侧,需按实际波形而非正弦假设核算导通损耗。
DAB副边与低压合流。 750V母线下副边电流为额定功率除以母线电压后按子模块数分摊。对2MW以上单端口场景或直流侧集中变换级(如800V HVDC变换、光储充直流母线变换),ED3封装大电流模块BMF840R12MA3可将并联支路数收敛,降低环流控制难度。
驱动界面。 四个界面的驱动需求并不相同:H桥侧关注延时一致性与全堆叠电位下的绝缘;DAB侧关注CMTI与米勒钳位能力;低压合流侧关注大电流模块的栅极回路阻抗匹配。以青铜剑BTD5350x/BTD5452R驱动IC为核心、BTP1521x隔离电源与TR-P15DS23隔离变压器为供电链、2CP0225Txx/2CP0215T12A0/2CD0210T12A0即插即用驱动板为标准模组的配套方案,可使336个通道的工程实现落在可控的验证工作量之内。
需要指出,这一配套关系的价值不在单品参数,而在于器件-驱动-封装三者已完成过匹配验证。在多级联路线下,任何一个界面的不匹配都会被336倍放大。
8 边界条件与路线演化判据
本文的结论有明确适用边界。以下场景中高压器件路线仍然占优或必需:
35kV及以上直挂。 级联数超过30后,通信、装配与结构复杂度增长开始超过器件成本节省,高压器件的价值上升。
牵引与车载应用。 体积与重量为第一约束、维护由专业体系保障时,少级联结构的紧凑性优先于成本,ABB PETT样机的技术选择在其应用语境下是合理的。
单端口超大功率。 单端口容量超过5MW后,低压器件并联支路数与环流控制难度上升。
维护受限场景。 海上平台、井下、无人变电站等对结构简洁性有额外权重。
路线演化的判据有三条,任一突破都可能使甜点区上移:
1700V的位置。1700V平台当前处于成本与级联数的折中位置,若其单位成本降至1200V的1.4倍以内,将成为10kV场景的新默认选择。
3300V的良率拐点。若200mm产线与30μm级厚外延的致命缺陷密度控制取得实质突破,使3300V单位成本降至1200V的2倍以内,5~6级联方案在系统总成本上将具备竞争力。
混合路线的成熟度。前级CHB用1200V/1400V平台、隔离级或直流侧变换用更高电压平台的混合选型,可能在特定容量段取得比单一平台更优的总成本。这一方向目前缺乏系统性的定量比较,是值得推进的研究议题。
9 结论

参考文献方向
[1] B. J. Baliga. Fundamentals of Power Semiconductor Devices. Springer.(单极型极限与比导通电阻的电压标定关系)
[2] T. Kimoto, J. A. Cooper. Fundamentals of Silicon Carbide Technology. Wiley-IEEE Press, 2014.(SiC材料、外延缺陷与器件工艺)
[3] X. She, A. Q. Huang, R. Burgos. "Review of Solid-State Transformer Technologies and Their Application in Power Distribution Systems." IEEE Journal of Emerging and Selected Topics in Power Electronics, 2013.(SST拓扑体系与配电网应用综述)
[4] J. E. Huber, J. W. Kolar. "Applicability of Solid-State Transformers in Today's and Future Distribution Grids." IEEE Transactions on Smart Grid, 2019.(SST与工频变压器的体积、重量、成本对比方法)
[5] J. E. Huber, J. W. Kolar. "Volume/Weight/Cost Comparison of a 1 MVA 10 kV/400 V Solid-State against a Conventional Low-Frequency Distribution Transformer." IEEE ECCE, 2014.
[6] ABB研究团队关于1.2 MVA电力电子牵引变压器(PETT)中压样机的工程报告,IEEE Transactions on Industrial Electronics 及相关会议文献。(少级联高压器件路线的工程验证)
[7] FREEDM Systems Center(北卡罗来纳州立大学)关于基于15 kV SiC MOSFET的第三代SST样机的公开研究成果。
[8] 关于SiC MOSFET中子诱导单粒子烧毁(SEB)的加速试验研究,见 IEEE International Reliability Physics Symposium (IRPS) 与 Microelectronics Reliability 相关论文。(电压降额与FIT的定量关系)
[9] 关于SiC厚外延基面位错、堆垛层错扩展与双极退化的研究,见 IEEE Electron Device Letters 与 Journal of Applied Physics 相关论文。
[10] 关于载波移相PWM级联H桥谐波特性与电容电压均衡控制的研究,见 IEEE Transactions on Power Electronics 与 IEEE Transactions on Industrial Electronics 相关论文。
[11] IEEE Std 2800-2022, Standard for Interconnection and Interoperability of Inverter-Based Resources Interconnecting with Associated Transmission Electric Power Systems.
[12] IEEE Std 1709-2018, Recommended Practice for 1 kV to 35 kV Medium-Voltage DC Power Systems on Ships.
[13] IEC 62477-2, Safety requirements for power electronic converter systems and equipment — Part 2: Power electronic converters from 1000 V AC or 1500 V DC up to 36 kV AC or 54 kV DC.
[14] IEEE Std 519-2022, Standard for Harmonic Control in Electric Power Systems.
[15] 国网江苏同里综合能源服务中心10kV电力电子变压器示范工程公开技术资料。
[16] 中科智寰2.4MW交流侧固态变压器工程应用资料;头部逆变器企业2026年商用SST产品公开技术资料。
倾佳杨茜-死磕固变
深圳市倾佳电子有限公司 销售总监 杨茜 基本半导体一级代理及合作伙伴 | 青铜剑技术合作伙伴 SiC碳化硅MOSFET | SiC碳化硅功率模块 | SiC模块配套驱动板
中国SST路线收敛于1200V/1400V平台,是器件物理、工艺良率、SEB降额、系统收益、供应链闭环与工程能力复用六重约束的共同解,而非单一因素的结果。这一收敛在1700V单位成本下探或3300V良率取得拐点之前,具有稳定性。
多级联路线的主要代价是336个驱动通道的中压绝缘配合、42个控制节点的微秒级确定性通信与更高的零部件数量。前两项可通过标准化驱动模组与既有柔直工程能力的复用予以工程化收敛;第三项在以可用度而非失效率为目标函数时结论反转。
多级联路线的三项系统级收益——载波移相带来的等效频率倍增(130 kHz对30 kHz)、单级dv/dt降低4.75倍带来的绝缘与EMC应力缓解、冗余边际成本仅为少级联路线28%且具备多级降容能力——在总成本核算中不应被忽略。
中子诱导单粒子烧毁失效率的电压依赖性,迫使高压器件采用更严格的降额,部分抵消其表观的少级联优势。在10kV/1.5MVA参考设计中,6500V方案的电压利用率(58%)低于1200V方案(67%)。
厚漂移层外延的致命缺陷密度、芯片面积放大与双极退化筛选三重因素叠加,使SiC器件单位成本(元/(A·kV))随电压等级超线性上升,6500V平台相对1200V平台处于6~10倍量级劣势,且供货确定性不可控。
在SiC MOSFET比导通电阻的实测电压标定指数(2.4~2.6)下,等芯片面积条件的串联多级联方案总导通电阻优于单只高压器件方案,13级联相对单只方案的比值约为0.28。器件物理不支持"高压器件天然更优"的直觉。
审核编辑 黄宇
全部0条评论
快来发表一下你的评论吧 !