SNx5LVDS3xx高速差分线路驱动器：设计与应用指南

在当今高速数据传输的时代，差分线路驱动器在众多领域发挥着至关重要的作用。德州仪器（TI）的SNx5LVDS3xx系列高速差分线路驱动器，以其卓越的性能和广泛的应用场景，成为了工程师们的理想选择。本文将深入探讨该系列驱动器的特点、应用以及设计要点，为电子工程师们提供全面的参考。

文件下载：SN75LVDS391PWR.pdf

一、产品概述

SNx5LVDS3xx系列包括SN65LVDS387、SN75LVDS387、SN65LVDS389、SN75LVDS389、SN65LVDS391和SN75LVDS391等型号，分别提供4、8或16个线路驱动器，满足不同的应用需求。这些驱动器采用低电压差分信号（LVDS）技术，能够有效降低功耗、提高开关速度，并符合ANSI EIA/TIA - 644标准。

1.1 主要特性

• 高速性能：设计用于高达630 Mbps的信号速率，传播延迟时间小于2.9 ns，输出偏斜小于150 ps，器件间偏斜小于1.5 ns，确保了数据的高速、准确传输。
• 低辐射：具有极低的辐射（EMI），减少了对周围环境的电磁干扰，提高了系统的稳定性。
• 低电压差分信号：典型输出电压为350 mV，负载为100 Ω，降低了功耗，同时提供了良好的信号质量。
• 宽工作温度范围：SN65系列器件可在 - 40°C至85°C的温度范围内工作，SN75系列器件可在0°C至70°C的温度范围内工作，适用于各种恶劣环境。
• 高ESD保护：SN65版本的总线引脚ESD保护超过15 kV，增强了器件的可靠性。
• 5 - V输入容限：低电压TTL（LVTTL）逻辑输入具有5 - V容限，可与3.3 - V和5 - V TTL逻辑兼容。

1.2 应用领域

该系列驱动器广泛应用于无线基础设施、电信基础设施、打印机等领域，为高速数据传输提供了可靠的解决方案。

二、器件信息

2.1 封装规格

不同型号的SNx5LVDS3xx器件采用了多种封装形式，如TSSOP（薄收缩小外形封装）和SOIC（小外形集成电路封装），具体封装信息如下表所示：	PART NUMBER	PACKAGE	BODY SIZE (NOM)
SN65LVDS387	TSSOP (64)	17.00 mm × 6.10 mm
SN75LVDS387	TSSOP (38)	9.70 mm × 4.40 mm
SN65LVDS389	SOIC (16)	9.90 mm × 3.91 mm
TSSOP (16)	5.00 mm × 4.40 mm
SN75LVDS389	TSSOP (64)	17.00 mm × 6.10 mm
SN65LVDS391	TSSOP (38)	9.70 mm × 4.40 mm
SN75LVDS391	SOIC (16)	9.90 mm × 3.91 mm
TSSOP (16)	5.00 mm × 4.40 mm

2.2 器件选项

不同型号的器件在温度范围、驱动器数量和总线引脚ESD保护等方面存在差异，具体选项如下表所示：	PART NUMBER (1)	TEMPERATURE RANGE	NUMBER OF DRIVERS	BUS - PIN ESD
SN65LVDS387DGG	–40°C to 85°C	16	15 kV
SN75LVDS387DGG	0°C to 70°C	16	4 kV
SN65LVDS389DBT	–40°C to 85°C	8	15 kV
SN75LVDS389DBT	0°C to 70°C	8	4 kV
SN65LVDS391D	–40°C to 85°C	4	15 kV
SN75LVDS391D	0°C to 70°C	4	4 kV
SN65LVDS391PW	–40°C to 85°C	4	15 kV
SN75LVDS391PW	0°C to 70°C	4	4 kV

三、详细描述

3.1 功能框图

SNx5LVDS3xx器件的功能框图展示了其内部结构和工作原理。输入信号为LVTTL信号，经过内部处理后，输出符合LVDS标准的差分信号。

3.2 特性描述

• 驱动器输出电压和上电复位：驱动器在3.0 V至3.6 V的电源电压范围内工作，当电源电压低于1.5 V时，上电复位电路将驱动器输出设置为高阻抗状态。
• 5 - V输入容限：尽管器件的最大电源电压为3.6 V，但输入信号高达5 V时仍能正常工作，可与3.3 - V和5 - V TTL逻辑兼容。
• NC引脚：未连接（NC）引脚在芯片内部未与引脚框架或封装连接，为了获得最佳热性能，建议在电路板上将NC引脚接地。
• 未使用的使能引脚：未使用的使能引脚应根据需要连接到VCC或GND。
• 驱动器等效原理图：驱动器输入由一个带有7 - V齐纳二极管的CMOS反相器级表示，输入级为高阻抗，并包含一个内部下拉电阻。输出级为差分对，包含齐纳二极管用于ESD保护。

3.3 器件功能模式

SNx5LVDS3xx器件的功能模式由真值表定义，如下所示：	INPUT A	ENABLE EN	OUTPUTS
Y	Z
H	H	H	L
L	H	L	H
X	L	Z	Z
OPEN	H	L	H

其中，H表示高电平，L表示低电平，X表示无关，Z表示高阻抗（关断）。

四、应用与实现

4.1 应用信息

该系列驱动器适用于点对点和多点基带数据传输，传输介质可以是印刷电路板走线、背板或电缆。由于集成了大量驱动器，并且具有低脉冲偏斜的平衡信号，可实现时钟和数据的精确时序对齐，适用于同步并行数据传输。

4.1.1 信号速率与距离

数据传输速率和距离受到传输介质的衰减特性、环境噪声耦合等因素的影响。通过眼图测量可以量化传输介质的特性，一般来说，接收器输入的抖动范围在单位间隔（数据脉冲宽度）的5%至20%之间时，可实现数据恢复。不同电缆和长度在5%眼图抖动下的信号速率如下表所示：	LENGTH (m)	CABLE
A (1) (Mbps)	B (2) (Mbps)	C (3) (Mbps)	D (4) (Mbps)	E (5) (Mbps)	F (6) (Mbps)
1	240	200	240	270	180	230
5	205	210	230	250	215	230
10	180	150	195	200	145	180

4.2 典型应用

4.2.1 点对点通信

点对点通信是LVDS缓冲器最基本的应用，具有单个发送器（驱动器）和单个接收器。驱动器将单端输入信号转换为差分信号，通过100 - Ω特性阻抗的平衡互连介质进行传输，接收器将差分信号转换为单端恢复信号。

4.2.1.1 设计要求

DESIGN PARAMETERS	EXAMPLE VALUE
Driver Supply Voltage (VCCD)	3.0 to 3.6 V
Driver Input Voltage	0.8 to 3.3 V
Driver Signaling Rate	DC to 200 Mbps
Interconnect Characteristic Impedance	100 Ω
Termination Resistance	100 Ω
Number of Receiver Nodes	1
Receiver Supply Voltage (VCCR)	3.0 to 3.6 V
Receiver Input Voltage	0 to 2.4 V
Receiver Signaling Rate	DC to 200 Mbps
Ground shift between driver and receiver	±1 V

4.2.1.2 详细设计步骤

• 驱动器电源电压：驱动器采用单电源供电，电源电压范围为3.0 V至3.6 V，差分输出电压在整个输出范围内标称值为340 mV。
• 驱动器旁路电容：旁路电容在电源分配电路中起着关键作用，可降低电源和地之间的阻抗。建议使用多层陶瓷芯片或表面贴装电容（0603或0805尺寸），以减小旁路电容的引线电感。
• 驱动器输出电压：驱动器输出为1.2 V共模电压，标称差分输出信号为340 mV，峰 - 峰差分电压为680 mV。
• 互连介质：驱动器和接收器之间的物理通信通道可以是任何符合LVDS标准的平衡配对金属导体，如双绞线、双轴电缆、扁平带状电缆或PCB走线。互连的标称特性阻抗应在100 Ω至120 Ω之间，变化不超过10%。
• PCB传输线：PCB传输线通常有微带线和带状线两种拓扑结构。TI建议在可能的情况下，将LVDS信号路由在微带传输线上。为了保持差分阻抗恒定，应确保走线宽度和间距均匀，并保持两条线之间的良好对称性。
• 终端电阻：为了确保入射波切换，终端电阻应与传输线的特性阻抗匹配，建议终端电阻在标称介质特性阻抗的10%范围内。终端电阻应尽可能靠近接收器放置，以减小电阻到接收器的短截线长度。
• 驱动器NC引脚：为了获得最佳热性能，建议在电路板上将NC引脚接地。

4.2.2 多点通信

多点通信采用单个驱动器和共享总线，以及两个或更多接收器（最多32个接收器）。与点对点通信相比，多点系统的互连需要更仔细的设计，应注意信号反射和阻抗匹配问题。

五、电源供应建议

该系列LVDS驱动器和接收器设计为单电源供电，电源电压范围为2.4 V至3.6 V。在典型应用中，驱动器和接收器可能位于不同的电路板或设备中，此时应使用单独的电源。驱动器和接收器电源之间的预期接地电位差应小于±1 V。建议使用电路板级和本地设备级旁路电容，以降低电源噪声。

六、布局设计

6.1 布局指南

• 微带线与带状线拓扑：PCB通常提供微带线和带状线两种传输线选项。微带线是PCB外层的走线，带状线是两层接地平面之间的走线。TI建议在可能的情况下，将LVDS信号路由在微带传输线上。
• 电介质类型和电路板结构：信号在电路板上的传输速度决定了电介质的选择。对于LVDS信号，FR - 4或等效材料通常提供足够的性能。如果TTL/CMOS信号的上升或下降时间小于500 ps，建议使用介电常数接近3.4的材料，如Rogers™4350或Nelco N4000 - 13。
• 推荐的堆叠布局：为了减少TTL/CMOS到LVDS的串扰，建议使用至少两个单独的信号层。常见的堆叠配置包括四层板和六层板，六层板可以更好地隔离信号层和电源层，提高信号完整性。
• 走线间距：差分对的走线应紧密耦合，以实现电磁场抵消，同时应保持相同的电气长度，以确保平衡。对于相邻的单端走线，建议使用3 - W规则，即两条走线之间的距离应大于单条走线宽度的两倍，或从走线中心到走线中心的距离为三倍。
• 串扰和接地反弹最小化：为了减少串扰，应提供尽可能接近其源走线的高频电流返回路径，通常使用接地平面来实现。应避免接地平面的不连续性，以降低返回路径电感。

6.2 布局示例

为了最小化串扰，单端走线和差分对之间的间距应至少为单个走线宽度的两到三倍。对于长平行走线，应增加信号路径之间的间距。在电路板空间有限的情况下，可以采用交错走线布局。同时，建议为每个信号过孔设置相邻的接地过孔，以确保接地信号路径的连续性。

七、器件和文档支持

7.1 器件支持

TI不保证第三方产品或服务的适用性，如需了解其他LVDS和LVDM产品系列的信息，请访问TI网站。

7.2 文档支持

该器件提供IBIS建模，如需更多信息，请联系当地TI销售办公室或访问TI网站。此外，还提供了一系列应用指南文档，如《Low - Voltage Differential Signaling Design Notes》《Interface Circuits for TIA/EIA - 644 (LVDS)》等。

7.3 相关链接

提供了快速访问技术文档、支持和社区资源、工具和软件以及样品购买的链接。

7.4 静电放电注意事项

这些器件的内置ESD保护有限，在存储或处理时，应将引脚短接在一起或放置在导电泡沫中，以防止静电损坏MOS栅极。

八、总结

SNx5LVDS3xx系列高速差分线路驱动器以其高速、低辐射、低功耗等优点，为高速数据传输提供了可靠的解决方案。在设计应用时，需要综合考虑器件特性、应用场景、电源供应、布局设计等因素，以确保系统的性能和可靠性。希望本文能为电子工程师们在使用该系列驱动器时提供有益的参考。

你在设计过程中是否遇到过类似器件的应用问题？对于LVDS技术，你还有哪些疑问或想法？欢迎在评论区分享交流。