晶圆（Wafer）测试（CP）中针痕对引线键合影响的详解；

【博主简介】本人“爱在七夕时”，系一名半导体行业质量管理从业者，旨在业余时间不定期的分享半导体行业中的：产品质量、失效分析、可靠性分析和产品基础应用等相关知识。常言：真知不问出处，所分享的内容如有雷同或是不当之处，还请大家海涵。当前在各网络平台上以此昵称为ID的均是我本人，有兴趣的朋友可以关注我后一起交流学习！

从事半导体行业内人士都知道：量产一款芯片最基本的环节是设计->流片->封装->测试，芯片成本构成一般为人力成本20%，流片40%，而封装35%，测试5%。当然，对于当前的一些先进工艺来讲，可能流片成本都已超过了60%。

而“测试”其实是芯片各个环节中最“便宜”的一步，在这个每家公司都喊着“Cost Down”的激烈市场中，人力成本逐年攀升，晶圆厂和封装厂都在乙方市场中“叱咤风云”，唯独只有测试显得不那么难啃，Cost Down的算盘落到了测试的头上。

但仔细算算，测试省50%，总成本也只省2.5%，流片或封装省15%，测试就相当于免费了。但测试是产品质量最后一关，若没有良好的测试，产品PPM（百万失效率）过高，退回或者赔偿都远远不是5%的成本能代表的，因此，晶圆（Wafer）测试便应运而生。

一、晶圆（Wafer）测试的定义

晶圆（Wafer）测试/中测，其英文全称为Chip Probing，简称CP，它是在整个芯片制作流程中处于晶圆制造和封装之间的一道工序。晶圆（Wafer）制作完成之后，成千上万的裸DIE（未封装的芯片）规则的分布满整个Wafer。由于尚未进行划片封装，芯片的管脚全部裸露在外，这些极微小的管脚需要通过更细的探针（Probe）来与测试机台（Tester）连接。而在未进行划片封装的整片Wafer上，通过探针将裸露的芯片与测试机连接，从而进行的芯片测试就是晶圆（Wafer）测试（CP）了。

详细来讲，晶圆（Wafer）测试（CP）是晶圆完成前段 Fab 流片 + 后段 WAT/PCM 工艺监控之后，划片封装之前，用探针卡扎压晶圆裸片焊盘，在整片晶圆上逐颗 Die 做电性功能、直流参数测试，筛掉良片 / 坏片。同时，配套标记墨点（Ink Mark），坏 Die 点墨，封装阶段直接剔除墨点晶粒，避免无效封装成本。而对应的后端就是FT 最终成品测试（封装完再测）了。

二、晶圆（Wafer）测试（CP）的目的

因为通常在芯片封装阶段时，有些管脚会被封装在芯片内部，导致有些功能无法在封装后进行测试，因此晶圆（Wafer）中进行晶圆（Wafer）测试（CP）最为合适。

而且晶圆（Wafer）制作完成之后，由于工艺偏差、设备故障等原因引起的制造缺陷，分布在晶圆（Wafer）上的裸DIE中会有一定量的残次品。晶圆（Wafer）测试（CP）的目的就是在封装前将这些残次品找出来（Wafer Sort），同时还可以避免被封装后无法测试芯片性能，优化生产流程，简化步骤，同时提高出厂的良品率，缩减后续封装测试的成本，晶圆（Wafer）测试（CP）的目的总结归纳主要有以下几点：

1、筛选短路、开路、漏电、功能失效、参数超规的不良晶粒；

2、分 Bin 分选（速度、功耗、耐压等级分级出货）；

3、收集 Wafer Map 晶圆良率分布图，反馈 Fab 排查工艺异常（晶圆水痕、金属层开路、通孔不良、栅极漏电等）；

4、统计 WAT 之外的电路电性良率，评估整片晶圆是否合格流转封测，看电性能是否达标，输出具体数值，用Spec 判断 P/F：

a. Open/Short（OS/PS）：管脚开路、短路检测；

b. IDDQ 静态电流：查漏电、栅氧缺陷、内部短路；

c. DC 直流参数：输入输出电平、驱动能力、阻抗；

d. 功耗、漏电流、电压阈值等基础指标。

另外，有些公司会根据晶圆（Wafer）测试（CP）的结果，将芯片划分等级，将这些产品投入不同的市场，购买者需要注意这一点。

三、晶圆（Wafer）测试（CP）系统的构成

晶圆（Wafer）测试（CP）系统可以类比为一个精密的医设备，用于检查晶圆上的芯片是否健康，确保它们在最后加工成成品之前符合规格。这个测试系统主要由以下几个核心部分组成：

1、测试机（ATE）

就像医生的诊断仪器，通过一系列标准化的测试程序来检测芯片的各项性能指标。它的主要组成包括：

a. 测试机头：好比医生的听诊器，与芯片直接接触，执行具体的测试任务。

b. 测试程序：这一程序就像医生的诊断步骤，由工作站从服务器下载后在本地执行。

2、探针台（Prober）

相当于护士或助手，负责将晶圆定位准确，以便测试机能进行精确检测。探针台通过操作将探针卡上的探针准确对准晶圆上的测试焊盘，确保信号顺利传递。

3、探针卡（Probe Card）

可视为连接医生（测试机）与病人（晶圆）的管道，它上面的探针接触晶圆上的测试焊盘，把电信号传递至芯片。探针通常由优质导电材料制成，以确保信号传输的有效性。

针测接口板和针塔：这两者结合形成一个完整的信号回路，让电信号从ATE传输到探针，再到晶圆。就像医生使用的导线和附属设备，确保整个检测过程的电信顺畅。

4、晶圆卡盘（Chuck）

它固定晶圆位置，仿佛是给病人检查时的躺椅，稳固且精确地保持晶圆在正确的位置以利于测试机进行有效诊断。

在这个系统中，所有部分都紧密地协作，就像一个完整的体检过程，确保每颗芯片都通过严格的测试程序，为下游的生产工序提供高质量的“健康”芯片。通过这样的系统性测试，工厂能大幅度降低生产缺陷，保证产品质量。

四、晶圆（Wafer）测试（CP）主要项目

当前，晶圆（Wafer）测试（CP）项目主要涵盖：开短路、直流参数、交流参数、功能覆盖、存储器读写及温度/分档测试等等。具体核心测试内容如下：

1、基础连接与电性测试

测试的第一步通常是 开短路测试（OS） ，通过向引脚施加微小电流来验证探针与芯片焊盘的接触状态。随后进行 直流参数（DC）测试 ，评估芯片的漏电、功耗以及不同电压下的电气性能。

2、动态与时序测试

包括 交流参数（AC）测试 、修调（triming）测试和速度分档。这类项目主要用于检测芯片的最高工作频率、AC时序、模拟精度以及高速AD/DA、总线接口芯片的信号完整性。

3、逻辑与存储器功能测试

通过施加激励信号来验证芯片的 逻辑功能覆盖 ，测试扫描链（Scan chain）和内置自测试（BIST/DFT）模块。针对存储器芯片，还会专门进行 存储器读写和eflash测试 。

4、宽温环境与综合分档（Bin）

晶圆（Wafer）测试（CP）通常在 -55℃至125℃的三温环境 （或车规级-40°C至150°C）下进行，以评估芯片在不同温度下的稳定性。测试结束后，系统会根据电性数据将芯片分到不同的 Bin（分档类别） ，用于后续的销售分级和封装决策。

5、适配的芯片类型

晶圆（Wafer）测试（CP）项目具有高度定制性，具体测试清单由产品类型、工艺平台及可靠性等级共同决定。其测试对象涵盖了 北斗导航SOC、高速存储器、通用SOC、微处理器、射频器件、电源管理芯片 等多种集成电路。

五、晶圆（Wafer）测试（CP）针痕简述及原因分析

近年来针测技术在晶圆测试中被广泛应用，随着晶圆工艺技术的不断提升与改进，晶圆上PAD数量不断增加，PAD面积不断减小，以及测试条件的变化等，在晶圆测试的过程中，容易出现测试针痕问题，如针迹偏移，针痕过深等情况，针痕异常是晶圆测试异常发生比例最高的问题。

1、针痕简述

晶圆（Wafer）测试（CP）针痕，英文全称：Probe Mark或Scrub Mark，主要是晶圆（Wafer）测试（CP）时探针针尖下压（Overdrive，OD 过驱动量）刺破 Pad 表层氧化铝膜，针尖滑动摩擦（Scrub），在铝焊盘表面留下的压痕、划痕统称为针痕（Probe Mark / Scrub Mark）。

针痕（Probe Mark / Scrub Mark）是保证破除氧化层、接触电阻稳定的必要痕迹；针痕（Probe Mark / Scrub Mark）过大、过深、出界、刺穿 Pad 属于不良，会直接影响后续引线键合良率、产生封装失效、客诉 RMA。

2、针痕（Probe Mark / Scrub Mark）产生的原因分析

a. 针痕（Probe Mark / Scrub Mark）偏移

在晶圆测试过程中，针迹偏移发生的概率较高，针迹偏移PAD点位置，尤其是造成PAD窗口钝化层损伤，对于PAD下层有布线的产品，会对下层布线造成损伤，影响电路的可靠性。

针痕偏移主要表现为探针在与晶圆上管芯PAD点接触时留下的痕迹，通常以针迹位置在PAD的中心点位置最佳，针迹偏移即针迹位置偏离PAD中心点位置，甚至超过铝层边缘使PAD窗口的钝化层损伤。造成针迹偏移的主要原因包括操作人员不规范操作的问题、测试探针台老化使精度发生偏差等问题、探针卡的问题、过程控制方法不全面和不到位问题以及环境温度影响问题等。

b. 针痕（Probe Mark / Scrub Mark）过深

针迹过深主要表现在晶圆测试过程中，探针会对探针接触的晶圆PAD施加一定的压力，若压力超出一定的范围，就会导致探针扎入晶圆PAD表面铝层深度变深，严重的话会将晶圆PAD表面铝层扎穿，造成芯片中间绝缘层的损坏。造成针迹过深的主要原因包括操作参数未按规定设置问题、测试探针台使用时间过长导致载片台超出水平界限问题、探针卡损耗问题、测试过程控制方法的问题以及环境问题。

六、晶圆（Wafer）测试（CP）针痕对封装打线的影响

晶圆（Wafer）测试（CP）留下的针痕（Probe Mark / Scrub Mark），如果控制不当，确实会给后续的打线封装（Wire Bonding）带来可靠性风险，甚至直接影响良率。这背后是物理损伤、表面污染和工艺窗口受限等多个因素的共同作用。

简单来说，晶圆（Wafer）测试（CP）的针痕（Probe Mark / Scrub Mark）本质上是为筛选良品付出的“代价”，而封装打线则是要求焊盘“完美”的工艺。这两者之间的矛盾，需要从设计阶段就纳入考量，并在测试过程中通过严格的工艺管控来平衡。对于工程师而言，在显微镜下检查针痕（Probe Mark / Scrub Mark）的形貌（特别是铝墙状态），是判断其是否存在风险最直接、有效的方法。因此，以下关于晶圆（Wafer）测试（CP）针痕Bond Pad Damage Tutorial的内容就是本章节要跟大家分享的重点，希望有兴趣的朋友可以加入一起交流学习：

                        

因为本PPT章节太多，剩下部分如有朋友有需要，可私信我邀请您加入我“知识星球”免费下载PDF版本。注意：此资料只可供自己学习，不可传阅，平台有下载记录，切记！欢迎加入后一起交流学习。

七、晶圆（Wafer）测试（CP）的流程

晶圆（Wafer）测试（CP）是整个芯片制造流程中承上启下的关键一步。它发生在晶圆制造完成之后、切割封装之前，核心任务是在昂贵的封装工序前，用电学方法筛选出晶圆上的合格芯片，从而避免在无效的芯片上浪费封装成本，所以，整个测试流程有以下几个核心环节：

1、设有自测程序的芯片首先有一部分比较特殊的芯片要单独区分出来，这些芯片在设计之初就准备好了TestPlan，根据各自芯片的规格参数就已经规划好了测试内容和测试方法。

芯片通常会准备若干种TestMode功能，通过配置管脚使芯片进入指定的测试状态，从而完成各个类型的测试。如：ATPG可输出WGL或STIL格式文件供Tester使用。BIST（Built-In SelfTest）逻辑。这些自测逻辑完成对ROM/RAM/Flash等功能的测试。Function Test Mode。一些专门的功能测试需要增加硬件逻辑，例如ADC/DAC/时钟等。

2、挑选测试厂和测试机型首先我们需要选择有实力的测试厂和匹配的测试机型，测试厂和测试机的选择要考虑芯片类型、测试内容、测试规格和成本等因素。

选择机型方面，根据芯片的类型和测试内容不同，测试机台又分为很多系列：例如存储器芯片Advantest T55xx 系列等、数字混合信号或SoC芯片Teradyne J750 系列等，RF射频芯片Credence ASL-3000 系列等。

3、制作ProbeCard以及Test Program选择好测试机后，接下来就需要制作探针卡（ProbeCard）和测试程序（Test Program）。ProbeCard包括探针和芯片外围电路。在芯片设计的时候，每一个DIE和DIE上的每一个芯片管脚的坐标和艰巨信息，都在投产之前已经确定，根据这些参数就可以开始制作探针了。可让芯片一个个去测量大耗时，因此探针卡还可以选择同测数（Site），可同时测量多个芯片，减少测试机台数还能节约时间成本，但是受限于测试机台资源，同测数也有上限，例如32/16/8/4。探针的材质也有不同的选择，有钨铜、铍铜或钯等材料，这些探针在强度、导电性、寿命、成本等方面都有各有的特点，根据需求进行选择即可。

Test Program是测试程序。测试程序控制整个机台的测试过程。不同的测试机有不同的测试软件系统，对应的测试程序也有不同的格式。通常工程师提供WGL/STIL/VCD等格式的文件，再转换成测试机需要的文件格式，并增加其他测试程序。

4、调试以及结果分析调试的时候根据TestPlan，Pattern（测试向量）被分作不同的BIN，从而定位测试错误的位置。调试时还可以在系统上直接看到一个Pattern中错误的Cycle位置，工程师根据这些错误信息进行调试，修改Pattern和测试程序，逐个清理，直到所有BIN都通过。再把同测的多Site全部调试通过，如此循环多轮后，便可以开始试运行。此时工程师还要调试探针力度、清理探针周期等参数，确保整片Wafer上每一次Touchdown都可以测试稳定。

最后整片Wafer的测试结果会生成一个晶圆图文件，数据生成一个日志文件，例如STD文件。晶圆图主要包含良率、测试时间、各BIN的错误数和DIE位置，日志文件则是具体的测试结果。工程师通过分析这些数据，决定是否进入量产。

5、再次调试，优化流程最后就是进入量产阶段，根据大量测试的统计数据，可以进行一些调整以进一步优化测试流程。这一阶段可以决定是否对出错的DIE进行复测，通常复测可以纠正一定比例的错误，但是要多用一部分测试时间，所以要综合考虑后再决定是否复测。通常处于Wafer边缘位置的DIE出错的概率较高，综合考虑，有时可以直接将边缘DIE剔除，不进行测试就标为坏品，以节省测试时间。另外，还需要关注良率是否稳定，当连续出现良率较低的情况时，需要停止测试，进行数据分析，检查设备或与代工厂沟通。

晶圆（Wafer）测试（CP）基本上经过以上5个流程后，接下来才是进入真正的量产，这时只需要把晶圆（Wafer）测试（CP）的结果交给后续封装厂即可。通常是一个含有分BIN信息的Map文件，封装厂根据Map文件挑选好品封装，剔除坏品，还可以保留客户选择的特殊BIN别。

八、写在最后面的话

晶圆（Wafer）测试（CP）是芯片制造中承上启下的关键环节，旨在晶圆切割封装前，通过电学测试提前筛选出缺陷芯片，以节省成本。

该工序依赖测试机、探针台和探针卡三大核心设备协同工作：测试机作为“大脑”生成信号并判定结果，探针台负责高精度定位，探针卡则作为桥梁建立物理连接。标准流程为探针台承载晶圆，逐一将晶粒对准并扎针接触，测试机随即执行开短路、漏电及功能等测试，并实时判定结果，最终生成记录所有芯片坐标与良率的数字晶圆图。

此过程需定期清洁探针以维持接触稳定。晶圆（Wafer）测试（CP）的核心价值在于避免无效封装并收集良率数据，但扎针过程会不可避免地在焊盘留下针痕，造成物理损伤与污染，进而可能影响后续封装打线工艺的键合强度。

而晶圆（Wafer）测试（CP）中探针扎针留下的针痕，是影响后续封装打线可靠性的关键隐患。扎针会对焊盘表面造成物理损伤，探针下压挤压铝层，形成凹陷及边缘隆起的“铝墙”，这种不平整形貌会干扰打线时超声能量的均匀传导，阻碍金属间化合物的有效生成，直接导致键合强度不足。

同时，探针反复接触带来的铝屑沾污与氧化层，会在焊盘表面形成隔离薄膜，进一步削弱金线与铝焊盘间的原子扩散结合能力，极易引发虚焊或脱焊。若针痕位置位于焊盘中心，将严重压缩后续打线的有效键合区域，加剧失效风险。为管控这些影响，设计上常采用针痕偏离中心或测试焊盘与打线焊盘分离的策略，工艺上则需严格控制探针过驱量并定期清洁针尖。归根结底，针痕的本质是为筛选良品付出的代价，而打线则需要焊盘近乎完美的状态，两者间的矛盾需从设计到工艺全流程统筹平衡。针痕的形貌，尤其是铝墙状态，是工程师判断其对打线影响程度最直观的依据。

此外，该环节机台成本高、耗时长，且测试策略并非绝对，高良率或低成本产品可能跳过此步以节省开支。

总而言之，晶圆（Wafer）测试（CP）是芯片从制造迈向封装的价值筛选关卡，在有效成本控制与工艺风险间取得了关键平衡。

 

免责声明

【我们尊重原创，也注重分享。文中的文字、图片版权归原作者所有，转载目的在于分享更多信息，不代表本号立场，如有侵犯您的权益请及时私信联系，我们将第一时间跟踪核实并作处理，谢谢！】

 审核编辑 黄宇