LMX1205-EP：低噪声、高频 JESD 缓冲器/倍频器/分频器的卓越之选

在电子设计领域，时钟信号的精确控制和低噪声处理一直是工程师们关注的焦点。德州仪器（TI）推出的 LMX1205-EP 低噪声、高频 JESD 缓冲器/倍频器/分频器，为高精度、高频数据转换器的时钟控制提供了出色的解决方案。本文将对 LMX1205-EP 的特性、应用、详细说明以及设计注意事项进行全面剖析，帮助工程师们更好地了解和应用这款器件。

文件下载：lmx1205-ep.pdf

一、特性亮点

1. 宽频率范围

LMX1205-EP 的输出频率范围为 300MHz 至 12.8GHz，能够满足多种高频应用的需求。无论是在测试与测量、航天与国防，还是通用的数据转换器时钟应用中，都能提供稳定可靠的时钟信号。

2. 低噪声性能

该器件具有超低噪声特性，本底噪声在 6GHz 输出下为 –159dBc/Hz，附加抖动（直流至 fCLK）为 36fs，附加抖动（100Hz 至 100MHz）为 10fs。这些出色的噪声指标确保了时钟信号的纯净度，有助于提高系统的整体性能。

3. 可调节延迟

高达 60ps 的无噪声可调节输入延迟，分辨率为 1.1ps；高达 55ps 的独立可调节输出延迟，分辨率为 0.9ps。可调节延迟功能使得工程师能够根据具体应用需求，精确调整时钟信号的时序，确保多通道系统中的时钟具有低偏移。

4. 丰富的时钟输出

具备 4 个具有相应 SYSREF 输出的高频时钟，以及带有相应 SYSREF 输出的 LOGICLK 输出。高频时钟可通过共享分频和可编程倍频器进行频率调整，LOGICLK 输出则基于单独的分频组，具有更灵活的分频选项。

5. 同步功能

同步的 SYSREF 时钟输出，在 12.8GHz 下有 508 次延迟步长调整，每次小于 2.5ps。同时，SYSREFREQ 引脚的窗口化特性可优化时序，针对所有分频和倍频器件的 SYNC 特性可实现多器件之间的同步。

6. 高可靠性

采用受控基线、一个封测厂、同一制造厂等措施，确保了产品的高可靠性和一致性。延长的产品生命周期和产品可追溯性，也为工程师们提供了长期稳定的供应保障。

二、应用领域

1. 测试与测量

在示波器、无线设备测试仪、宽带数字转换器等测试与测量设备中，LMX1205-EP 能够提供高精度的时钟信号，确保测试结果的准确性和可靠性。

2. 航天与国防

在雷达、电子战、导引头前端、军需品、相控阵天线/波束形成等航天与国防应用中，该器件的高频率、低噪声和高可靠性特性，能够满足复杂环境下的严苛要求。

3. 通用应用

在数据转换器时钟、时钟缓冲器分配/分频等通用应用中，LMX1205-EP 可以作为时钟控制的核心器件，提高系统的性能和稳定性。

三、详细说明

1. 功能概述

LMX1205-EP 有四个主时钟输出和一个 LOGICLK 输出。主时钟输出频率可与输入时钟相同，也可进行分频或倍频。每个时钟输出都具有独立可编程的功率级别，LOGICLK 输出频率可进行分频，具有可编程的输出格式（CML 和 LVDS）和功率级别。SYSREF 可通过重复 SYSREFREQ 引脚的输入生成，也可在内部生成，所有输出都具有相应的 SYSREF 输出，具有独立的可编程延迟和共模。

2. 分频器和倍频器范围

主时钟的分频器范围为 2、3、4、5、6、7、8，倍频器范围为 2、3、4、5、6、7、8。LOGICLK 的分频包括预分频（1、2、4）和分频器 0（1、2、3、… 1023）、分频器 1（1、2、4、8）。SYSREF 的分频用于生成频率和延迟，具有不同的预分频和分频选项。

3. 特性说明

• 上电复位：上电复位（POR）会将所有寄存器复位为默认状态，禁用所有 SYSREF 输出，绕过所有分频器，器件用作 4 路输出缓冲器。建议在 POR 后执行软件复位，以确保复位的可靠性。
• 温度传感器：可以回读结温，用于特性分析或根据温度进行调整，如调整输出功率或补偿传播延迟随温度的变化。
• 时钟输入：CLKIN_P 和 CLKIN_N 引脚的时钟输入必须为交流耦合，单端时钟输入在 CLKIN_N 引脚处提供可获得出色的相位噪声性能。为获得出色的器件性能，需要在引脚 CLKIN_P 和 CLKIN_N 之间设置电压偏移，可使用外部电阻器进行偏置。
• 时钟输出：四个主输出时钟使用相同的频率，输出缓冲器采用集电极开路形式，带有集成上拉电阻。所有时钟输出都具有独立可编程的延迟，为在 1.5GHz 输出频率以下获得出色的噪声性能，建议使用输出延迟代码 >=4。
• 时钟多路复用器：四个主时钟的频率可被旁路、倍频或分频，由 CLK_MUX 字决定。
• 时钟倍频器：可将输入时钟频率乘以 2 倍、3 倍、4 倍、5 倍、6 倍、7 倍或 8 倍，所乘的值由 CLK_MULT 字段设置。倍频器基于 PLL 并包含一个集成的 VCO，需要校准和锁定检测。
• LOGICLK 输出：两个 LOGICLK 输出可用于驱动使用较低频时钟的器件，输出格式可编程为 LVDS 和 CML 模式，具有可编程的共模电压和输出功率。
• SYSREF：允许生成符合 JESD204B/C 标准的低频信号，可配置为发生器或中继器模式。CLKOUT 和 SYSREF 输出之间的延迟可通过软件进行调整。

四、设计注意事项

1. 电源相关

该器件整体使用 2.5V 电源，直接连接到开关电源可能会在输出端产生不必要的杂散。建议在所有电源引脚上单独实现旁路，将频率更高且具有最小阻抗的较小电容器与器件放置在同一层上，并尽可能靠近引脚。如果同时使用时钟和 LOGICLK，可用一个小电阻或铁氧体磁珠隔离时钟和 LOGICLK 的电源引脚。

2. 布局设计

• 如果使用单端输出，用端接互补侧，使互补侧的阻抗与所用侧相似。
• 封装外围的 GND 引脚在封装上的布线可以接回 DAP，确保器件上的 DAP 通过多个通孔良好接地。
• 尽可能缩短 CLKIN 布线长度以获得合适的相位噪声，匹配不佳会降低本底噪声。
• 使用低损耗介电材料，如 Rogers 4350B，以获得出色输出功率。
• 注意器件的电流消耗，若所有输出和 SYSREF 均在运行，电流消耗可能会很高，可能需要散热器来保证结温在建议范围内。

五、总结

LMX1205-EP 作为一款低噪声、高频 JESD 缓冲器/倍频器/分频器，具有宽频率范围、低噪声性能、可调节延迟、丰富的时钟输出和同步功能等诸多优势，适用于多种测试与测量、航天与国防以及通用应用领域。在设计过程中，工程师们需要注意电源和布局等方面的问题，以充分发挥该器件的性能。希望本文能够帮助工程师们更好地了解和应用 LMX1205-EP，为电子设计带来更多的可能性。

你在使用 LMX1205-EP 过程中遇到过哪些问题呢？或者对于该器件的应用还有哪些疑问？欢迎在评论区留言讨论。