DDR存储器端接电源VTT详解

1. 引言

双倍数据速率 (DDR) 存储器是应用最广泛的动态随机存取存储器 (DRAM) 类型。计算机、笔记本电脑、服务器和其他电子设备都使用 DDR 存储器。

DDR 存储器供电需要两组电源轨：VDDQ(漏极到漏极核心电压)和 VTT。通常，由于电流需求较高，VDDQ 轨由开关电源供电。根据电流需求，VTT 轨可采用无源端接或有源端接供电。

表1. DDR、DDR2、DDR3 和 LPDDR3 端接技术

本文阐述了 VDDQ 和 VTT 如何为 DDR 存储器供电，分析比较了两种 VTT 端接类型的功率损耗和电压偏差，总结了有源端接的优势。

2. 用于 DDR 设计的串联短截线端接逻辑 (SSTL)

图1展示了 DDR 设计中使用的串联短截线终端逻辑 (SSTL)。该电路使用一个串联电阻 (RS) 连接输出缓冲器(驱动器)与存储器(接收器)，并使用一个终端电阻 (RT) 连接到终端电源轨 (VTT)。典型的 VTT 电压和 VREF 参考电压均等于 VDDQ/2。

输出缓冲输出高电平时：开关管 Q1 导通、Q2 关断，电流从 VDDQ 经 Rs、Rt 流向 VTT，VTT 吸收电流，接收端输入电压 VIN 高于 VREF;

输出缓冲输出低电平时：开关管 Q1 关断、Q2 导通，电流从 VTT 经 Rt、Rs 流向地，VTT 向外输出电流，接收端输入电压 VIN 低于 VREF。

图1. DDR 设计中使用的串联短截线终端逻辑 (SSTL)

为避免数据读写出错，VIN 必须落在规范阈值窗口内。以 DDR2 对应的 SSTL_18 标准为例：

高电平识别：VIN 必须高于 VREF+125mV，接收端才能正确判定为高电平;

低电平识别：VIN 必须低于 VREF-125mV，接收端才能正确判定为低电平。

若 VIN 超出规范区间，会引发内存读写故障。

表2. SSTL_18 直流输入逻辑电平规范

VIH(dc)	直流输入高电平	VREF + 125 mV	VDDQ + 300 mV
VIL(dc)	直流输入低电平	-300 mV	VREF - 125 mV
符号	参数定义	最小值	最大值

3. 无源端接功耗分析

图 2、图 3 分别为 SSTL_18(DDR2)无源端接的高、低电平数据线简化电路。

示例参数：VDDQ=1.8V，VREF=0.9V;驱动管 Q1/Q2 导通电阻 RON 典型值 20Ω;串联电阻 Rs=20Ω，匹配电阻 Rt=25Ω;无源端接由两只等值电阻 Rp 构成分压网络。

图2. 采用无源端接的高电平位线

图3. 采用无源端接的低电平位线

在 DDR 存储器中，多条位线共用同一个 VTT 电压。输出缓冲器对于高电平位线处于高态，对于低电平位线处于低态。如果高电平位线与低电平位线的数量恰好相等，那么来自高电平位线的 VTT 灌电流(流入端接的电流)就等于来自低电平位线的拉电流(流出端接的电流)。因此，净 VTT 电流为零。在此例中，VTT 电压恰好等于 VDDQ/2。

如果高电平位线和低电平位线的数量不相等(这是应用中的典型情况)，VTT 电压就不等于 VDDQ/2。净 VTT 电流和 RP 电阻值决定了实际的 VTT 电压。

假设低电平位线的数量多于高电平位线，则净 VTT 电流流出端接，VTT 电压低于 VDDQ/2。根据计算，为了使高电平位线上的 VIN 高于逻辑高阈值(VREF + 125 mV = 1.025 V)，VTT 电压必须高于 0.54 V。

对于一个具有 32 条数据线和 10 条地址线的 DDR2 存储器应用，总共有 42 条线。假设 VTT 端接拉出电流且 VTT 电压为 0.54 V，请使用表 2 来确定所需的 RP 电阻值以及两个电阻上的总功率损耗。经计算，如果所有线均为低电平位线，该应用需要两个 2.07 Ω 的电阻。这些电阻产生的总功率损耗为 0.91 W。为了使 VTT 电压高于 0.54 V(以增加裕量)，RP 电阻值必须更小，而两个电阻上的功率损耗则会增加。

表3. 无源端接的功率损耗

如下以42根线全部输出低电平为例进行详细推导：

① 先求最低允许VTT=0.54V

规范要求：任意信号线变为高电平时，接收端输入电压

高电平信号回路：

代入

，求解得

②求极限工况下IVTT=0.35A

信号线输出低电平：电流路径

单根电流：

42 根并联总电流(VTT 向外流出)

③ 无源分压网络求

移项整理：

代入

④ 分压电阻功率损耗Ploss = 0.91W

4. 有源端接

TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器，专门针对低输入电压、低成本、低噪声 的空间受限型系统而设计。

该器件集成了一个能够拉取和灌入电流的高性能低压降 (LDO) 线性稳压器，可保持快速的瞬态响应，仅需 20μF 超低输出电容。该器件支持远端电压检测功能，并能满足 DDR、 DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的所有电源要求。

TPS51200 支持启动和关断跟踪。在跟踪启动期 间，一旦 REFIN 电压大于 0.39V，VO 就会跟随 REFOUT。REFIN 通过分压器来跟随 VDDQ 电源轨的上升。

REFOUT 会生成存储器应用的 DDR VTT 基准电压。它能够支持 10mA 的拉 电流和灌电流负载。

图5. DDR3端接电源VTT设计

图6. DDR3端接设计(地址、命令、控制)

5. 无源端接与有源端接的对比

相比无源端接，有源端接的 VTT 电压偏差更小、整体功耗更低。以 TPS51200 为例，输出电流 2A 时，电压偏差可控制在 25mV 以内。

表 3 对 DDR2 应用中的无源端接和有源端接进行了比较。在该表中，两个 2 Ω 电阻用作无源端接。TPS51200 器件用作有源端接。因为有源端接下的 VTT 电压非常接近 0.9 V，所以在整个电流范围内均使用 0.9 V 进行计算。该表列出了两种端接类型在不同 VTT 电流条件下的 VTT 电压偏差和功率损耗。

如表 3 中的计算结果所示，无源端接工作期间的 VTT 电压在电流增大时会显著下降。当电流水平为 0.35 A 时，VTT 电压从 0.9 V 降至 0.55 V。如果电流高于 0.35 A，VTT 电压会降至 0.54 V 以下，高电平位线上的 VIN 电压将不再保持在规格窗口之内。这种变化的结果是，可能发生读/写错误。

表4. 无源端接与有源端接的对比

除了电压偏差更小之外，有源端接工作期间的功率损耗也远低于无源端接工作期间。当 VTT 电流为 0 A 时，有源端接工作期间的功率损耗几乎为 0 W，而无源端接工作期间则为 0.81 W。这种差异带来的影响是，在待机模式下 VTT 电流非常小时，无源端接比有源端接消耗的功率大得多。当 VTT 电流为 0.35 A 时，有源端接的功率损耗为 0.315 W，这一功率损耗仅为无源端接 0.93 W 功率损耗的三分之一。

6. 总结

在无源端接应用中，低阻值电阻有助于减小 VTT 电压偏差并避免读/写错误，但会导致高功率损耗。高阻值电阻有助于降低功率损耗，但会增加位错误的几率。

与无源端接相比，有源端接解决方案的功率损耗低得多，VTT 电压偏差也更小，因此提高了数据读/写的准确性和完整性。